车号射频识别系统读写器研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·引言 | 第9-10页 |
| ·国内外发展现状及应用领域 | 第10-11页 |
| ·铁路射频车号识别系统简介 | 第11-13页 |
| ·本文的主要研究工作及文章结构 | 第13-15页 |
| 第2章 射频电子标签及铁路车号识别系统技术规范 | 第15-21页 |
| ·射频电子标签结构及工作原理 | 第15-16页 |
| ·铁路车号自动识别系统技术规范 | 第16-21页 |
| ·系统的总技术要求 | 第16-17页 |
| ·读写器的技术要求 | 第17页 |
| ·电子标签信息编码方式及格式 | 第17-21页 |
| 第3章 射频识别系统读写器的总体设计 | 第21-27页 |
| ·射频识别读写器的设计方案 | 第21-23页 |
| ·基带单元设计方案 | 第23-25页 |
| ·射频单元设计方案 | 第25-27页 |
| 第4章 读写器基带单元硬件设计 | 第27-34页 |
| ·ARM控制系统硬件设计 | 第27-31页 |
| ·Sumsang ARM920T S3C2410 | 第27-28页 |
| ·系统电源 | 第28页 |
| ·复位电路 | 第28页 |
| ·NANDFLASH存储器 | 第28-29页 |
| ·RS232接口 | 第29-30页 |
| ·USB接口 | 第30页 |
| ·以太网电路 | 第30-31页 |
| ·FPGA解码电路设计 | 第31-32页 |
| ·单片机控制芯片简介 | 第32页 |
| ·基带模块PCB设计 | 第32-34页 |
| 第5章 读写器射频单元硬件设计 | 第34-50页 |
| ·射频发射系统 | 第34-46页 |
| ·PLL锁相频率发生器 | 第34-38页 |
| ·功率控制电路 | 第38-39页 |
| ·功率放大电路 | 第39-46页 |
| ·射频接收系统设计 | 第46-48页 |
| ·肖特基二极管检波电路 | 第46-47页 |
| ·差分放大电路 | 第47-48页 |
| ·整形电路 | 第48页 |
| ·射频部分PCB设计 | 第48-50页 |
| 第6章 射频识别系统读写器软件实现 | 第50-59页 |
| ·WINCE操作系统环境 | 第50-52页 |
| ·ARM控制单元通信软件设计 | 第52-55页 |
| ·锁相频率合成器控制软件 | 第55-56页 |
| ·系统测试验收 | 第56-59页 |
| 第7章 总结与展望 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63-64页 |
| 攻读硕士学位期间所发表的论文 | 第64-65页 |
| 附录 | 第65-69页 |
