| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-14页 |
| ·课题研究背景及意义 | 第7-9页 |
| ·国内外发展状况和趋势 | 第9-11页 |
| ·国外存储器发展状况 | 第9页 |
| ·国内存储器发展状况 | 第9页 |
| ·发展趋势及前景 | 第9-11页 |
| ·课题的主要工作 | 第11-13页 |
| ·超低功耗设计 | 第11-12页 |
| ·防单粒子翻转设计 | 第12-13页 |
| ·论文章节组成 | 第13-14页 |
| 第二章 SRAM 概述 | 第14-29页 |
| ·存储单元 | 第15页 |
| ·传统SRAM 存储单元和SNM 的概念 | 第15-18页 |
| ·传统六管SRAM 存储单元 | 第15-16页 |
| ·噪声容限 | 第16-18页 |
| ·亚阈值SRAM 设计的难点 | 第18-20页 |
| ·SRAM 存储单元的稳定性 | 第18页 |
| ·灵敏放大器问题 | 第18-19页 |
| ·每根位线上减少的存储单元数 | 第19-20页 |
| ·几种亚阈值SRAM 的设计 | 第20-25页 |
| ·Verma 设计的8 管亚阈值SRAM | 第20-21页 |
| ·Kim 设计的10 管亚阈值SRAM | 第21-22页 |
| ·Jinhui Chen 提出的关于亚阈值寄存器堆的设计 | 第22-23页 |
| ·Zhai 提出的6 管亚阈值SRAM 设计 | 第23-24页 |
| ·Chang 提出的10 管亚阈值SRAM 的设计 | 第24-25页 |
| ·亚阈值SRAM 设计总结 | 第25页 |
| ·SRAM 设计中的单粒子翻转效应及解决方案 | 第25-29页 |
| 第三章 超低功耗、容错SRAM 设计 | 第29-44页 |
| ·总体结构设计 | 第29-31页 |
| ·详细介绍SRAM 各部分结构 | 第31-38页 |
| ·存储单元设计 | 第31-33页 |
| ·灵敏放大器设计 | 第33-34页 |
| ·译码电路设计 | 第34-36页 |
| ·控制电路设计 | 第36-37页 |
| ·预充电路设计 | 第37-38页 |
| ·数据输入电路设计 | 第38页 |
| ·读写控制时序 | 第38-41页 |
| ·时序控制设计 | 第38-39页 |
| ·读控制电路 | 第39-40页 |
| ·写控制电路 | 第40-41页 |
| ·SRAM 版图设计 | 第41-44页 |
| ·基本功能模块的版图设计 | 第41-43页 |
| ·SRAM 整体版图 | 第43-44页 |
| 第四章 SRAM 仿真验证 | 第44-51页 |
| ·主要电路单元的仿真验证 | 第44-46页 |
| ·SRAM 存储单元的仿真 | 第45页 |
| ·灵敏放大器的仿真 | 第45-46页 |
| ·SRAM 整体功能仿真 | 第46-50页 |
| ·SRAM 的性能测试 | 第50页 |
| ·测试总结 | 第50-51页 |
| 第五章 总结与展望 | 第51-53页 |
| ·总结 | 第51-52页 |
| ·展望 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 发表论文和科研情况说明 | 第57-58页 |
| 致谢 | 第58页 |