POE交换机的硬件设计及实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 选题研究的技术路线和研究方法 | 第10-11页 |
| 1.4 研究内容和论文的创新点 | 第11-12页 |
| 第2章 POE交换机概述 | 第12-23页 |
| 2.1 以太网交换机概述 | 第12-15页 |
| 2.1.1 OSI七层模型 | 第12-13页 |
| 2.1.2 三层以太网交换机提出和发展 | 第13-14页 |
| 2.1.3 三层以太网交换机提出和发展 | 第14页 |
| 2.1.4 三层以太网交换机基本特点 | 第14-15页 |
| 2.2 POE交换机概述 | 第15-22页 |
| 2.2.1 POE交换机的提出和发展 | 第15-16页 |
| 2.2.2 POE技术分析 | 第16-21页 |
| 2.2.3 POE技术优势 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 POE交换机的硬件系统设计 | 第23-45页 |
| 3.1 以太网交换机硬件设计的需求分析及框架设计 | 第23-25页 |
| 3.1.1 交换机的设计需求分析 | 第23页 |
| 3.1.2 交换机的硬件设计框架 | 第23-25页 |
| 3.2 MCU控制模块设计 | 第25-36页 |
| 3.2.1 MCU控制单元对外接口设计 | 第27-30页 |
| 3.2.2 MCU控制单元内部接口设计 | 第30-35页 |
| 3.2.3 MCU模块上电顺序设计 | 第35页 |
| 3.2.4 MCU模块时钟电路设计 | 第35-36页 |
| 3.3 交换模块的接口分析和设计 | 第36-41页 |
| 3.3.1 交换模块主要接口设计 | 第38-40页 |
| 3.3.2 交换模块时钟接口设 | 第40-41页 |
| 3.4 PHY模块设计 | 第41-42页 |
| 3.5 FPGA信号管理模块设计 | 第42-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第4章 POE交换机的硬件详细设计和性能分析 | 第45-66页 |
| 4.1 系统复位电路设计 | 第45-46页 |
| 4.2 外围电源、时钟的一些功能模块电路设计 | 第46-50页 |
| 4.2.1 系统电源电路设计 | 第46-48页 |
| 4.2.2 系统时钟电路设计 | 第48-50页 |
| 4.3 系统断电告警电路的设计 | 第50-55页 |
| 4.3.1 掉电告警功能实现方案和步骤 | 第51-53页 |
| 4.3.2 实验结果的论证——掉电告警功能测试 | 第53-55页 |
| 4.4 FPGA在线升级电路的设计及测试 | 第55-59页 |
| 4.4.1 FPAG在线升级系统实现的硬件框图 | 第56页 |
| 4.4.2 FPAG在线升级系统实现的步骤 | 第56-57页 |
| 4.4.3 FPAG在线升级系统实现结果的验证 | 第57-59页 |
| 4.5 交换机POE供电功能的详细设计及测试 | 第59-65页 |
| 4.5.1 POE的供电方法 | 第59-60页 |
| 4.5.2 POE交换机供电模块的设计 | 第60-63页 |
| 4.5.3 POE模块供电功能的测试 | 第63-65页 |
| 4.6 本章小结 | 第65-66页 |
| 第5章 总结与展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-70页 |
| 附录1 攻读硕士学位期间发表的论文 | 第70页 |
