基于有源电感的延时线设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 研究内容与设计要求 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第2章 模拟延迟线基本理论 | 第14-28页 |
| 2.1 概述 | 第14-16页 |
| 2.1.1 基本概念 | 第14-15页 |
| 2.1.2 延迟移相原理 | 第15-16页 |
| 2.2 延迟单元分类 | 第16-25页 |
| 2.2.1 无源延迟单元 | 第16-18页 |
| 2.2.2 有源延迟单元 | 第18-25页 |
| 2.3 模拟延迟线主要技术指标 | 第25-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第3章 基于有源电感延时线设计 | 第28-50页 |
| 3.1 概述 | 第28页 |
| 3.2 模拟实时延迟线的结构 | 第28-30页 |
| 3.3 基于有源电感的实时延迟线 | 第30-31页 |
| 3.3.1 连续可调节延迟线的技术难题 | 第30页 |
| 3.3.2 连续可调节延时线的技术实现的可能性 | 第30页 |
| 3.3.3 模拟实时延迟线整体框图 | 第30-31页 |
| 3.4 基于有源延迟单元延迟线原型 | 第31-32页 |
| 3.5 有源延迟单元设计 | 第32-41页 |
| 3.5.1 全通有源延迟单元 | 第33-35页 |
| 3.5.2 宽带有源延迟单元设计 | 第35-41页 |
| 3.6 路径选择开关放大器设计 | 第41-44页 |
| 3.6.1 路径选择开关设计 | 第41-43页 |
| 3.6.2 开关放大器设计 | 第43-44页 |
| 3.7 平面电感设计 | 第44-47页 |
| 3.8 数字控制单元的设计 | 第47-48页 |
| 3.9 匹配电路的设计 | 第48-49页 |
| 3.10 本章小结 | 第49-50页 |
| 第4章 版图设计与后仿真 | 第50-64页 |
| 4.1 概述 | 第50页 |
| 4.2 版图设计步骤 | 第50-51页 |
| 4.3 版图设计中的注意事项 | 第51-53页 |
| 4.3.1 版图的寄生和干扰 | 第51页 |
| 4.3.2 天线效应 | 第51-52页 |
| 4.3.3 闩锁效应 | 第52-53页 |
| 4.4 模拟延迟线的版图设计 | 第53-54页 |
| 4.5 模拟延迟线的后仿真 | 第54-63页 |
| 4.5.1 群延迟 | 第54-56页 |
| 4.5.2 输入输出匹配 | 第56-58页 |
| 4.5.3 增益 | 第58-60页 |
| 4.5.4 隔离度 | 第60-61页 |
| 4.5.5 瞬态仿真 | 第61-63页 |
| 4.5.6 仿真结果综合 | 第63页 |
| 4.6 本章小结 | 第63-64页 |
| 第5章 总结与展望 | 第64-66页 |
| 5.1 总结 | 第64页 |
| 5.2 展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 攻读硕士期间发表的论文 | 第72页 |
