摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 绪论 | 第14-18页 |
1.1 引言 | 第14-15页 |
1.2 本论文的研究背景和意义 | 第15-16页 |
1.2.1 EMCCD电子倍增增益研究的发展现状 | 第15-16页 |
1.2.2 研究EMCCD电子倍增增益的意义 | 第16页 |
1.3 本论文研究的主要内容 | 第16-18页 |
第二章 EMCCD的工作原理及电子倍增模型 | 第18-30页 |
2.1 EMCCD倍增寄存器的结构与工作原理 | 第18-21页 |
2.1.1 EMCCD器件的倍增寄存器结构 | 第18页 |
2.1.2 EMCCD的工作原理 | 第18-19页 |
2.1.3 TC253SPD与TC285SPD型EMCCD简介 | 第19-21页 |
2.2 EMCCD电子倍增模型 | 第21-26页 |
2.2.1 电子倍增模型 | 第22-23页 |
2.2.2 TI EMCCD器件参数c的确定 | 第23-26页 |
2.3 EMCCD电荷倍增模型仿真及结果分析 | 第26-28页 |
2.3.1 电子倍增模型仿真 | 第26-27页 |
2.3.2 仿真结果分析 | 第27-28页 |
2.4 本章小结 | 第28-30页 |
第三章 基于模拟集成器件的EMCCD增益校正电路的设计与仿真 | 第30-52页 |
3.1 增益校正模拟运算电路的总体设计 | 第30-31页 |
3.2 增益校正模拟运算电路的单元电路的工作原理 | 第31-38页 |
3.2.1 对数运算电路 | 第31-32页 |
3.2.2 指数运算电路 | 第32-33页 |
3.2.3 乘法运算电路 | 第33-35页 |
3.2.3.1 模拟乘法器的基本特性 | 第33-34页 |
3.2.3.2 变跨导式模拟乘法器的工作的原理 | 第34-35页 |
3.2.4 除法运算电路 | 第35-36页 |
3.2.5 减法运算电路 | 第36-37页 |
3.2.6 比例运算电路 | 第37-38页 |
3.3 关键器件的选型及主要单元电路的设计与仿真 | 第38-49页 |
3.3.1 器件的选型 | 第38-43页 |
3.3.1.1 精密对数运算放大器 | 第38-41页 |
3.3.1.2 模拟乘法器 | 第41-42页 |
3.3.1.3 通用运算放大器 | 第42-43页 |
3.3.2 基于LOG100的对数/指数运算电路 | 第43-47页 |
3.3.2.1 对数运算电路及其仿真 | 第43-45页 |
3.3.2.2 指数运算电路及其仿真 | 第45-47页 |
3.3.3 基于AD633的乘法/除法运算电路 | 第47-49页 |
3.3.3.1 乘法运算电路及其仿真 | 第47-48页 |
3.3.3.2 除法运算电路及其仿真 | 第48-49页 |
3.4 EMCCD电子倍增校正模拟运算电路的设计与仿真 | 第49-50页 |
3.4.1 增益校正模拟电路及其仿真 | 第49-50页 |
3.4.2 仿真结果分析 | 第50页 |
3.5 本章小结 | 第50-52页 |
第四章 基于FPGA的EMCCD增益校正数字电路的设计与仿真 | 第52-64页 |
4.1 EMCCD增益校正数字运算电路总体设计 | 第52页 |
4.2 EMCCD增益校正数字运算单元电路设计与仿真 | 第52-60页 |
4.2.1 CORDIC算法简介 | 第53-55页 |
4.2.2 Altera的IP核简介 | 第55-56页 |
4.2.3 基于CORDIC算法的对数/指数函数变换器的逻辑设计与仿真 | 第56-59页 |
4.2.3.1 自然对数/指数函数变换器的设计方案 | 第56-57页 |
4.2.3.2 仿真结果与分析 | 第57-59页 |
4.2.4 乘法器/除法器/反相器/减法器的实现与仿真 | 第59-60页 |
4.3 EMCCD电子倍增增益校正数字运算电路的设计与仿真 | 第60-61页 |
4.3.1 增益校正数字运算电路的设计与仿真 | 第60-61页 |
4.3.2 仿真结果分析 | 第61页 |
4.4 本章小结 | 第61-64页 |
第五章 EMCCD增益校正模拟电路与数字电路的比较 | 第64-66页 |
第六章 总结与展望 | 第66-68页 |
6.1 工作总结 | 第66页 |
6.2 展望 | 第66-68页 |
致谢 | 第68-70页 |
参考文献 | 第70-74页 |
附录A:攻读硕士学位期间科研成果 | 第74页 |