低相噪频率合成模块的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及研究现状 | 第10-12页 |
| 1.1.1 研究背景 | 第10页 |
| 1.1.2 国内外研究现状 | 第10-12页 |
| 1.2 论文主要内容和结构安排 | 第12-14页 |
| 1.2.1 论文主要内容 | 第12页 |
| 1.2.2 论文结构安排 | 第12-14页 |
| 第二章 频率合成理论 | 第14-23页 |
| 2.1 频率合成概念 | 第14页 |
| 2.2 频率合成器重要指标 | 第14-15页 |
| 2.3 直接数字合成(DDS) | 第15-18页 |
| 2.3.1 DDS原理 | 第15-16页 |
| 2.3.2 DDS性能分析 | 第16-18页 |
| 2.4 锁相环理论 | 第18-22页 |
| 2.4.1 鉴相器 | 第18-20页 |
| 2.4.2 环路滤波器 | 第20-21页 |
| 2.4.3 振荡器 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 模块方案设计 | 第23-45页 |
| 3.1 总体指标要求 | 第23页 |
| 3.2 常用方案理论分析 | 第23-33页 |
| 3.2.1 振荡器相位噪声比较分析 | 第23-26页 |
| 3.2.2 锁相环的比较分析 | 第26-32页 |
| 3.2.2.1 多环结构 | 第26-28页 |
| 3.2.2.2 小数分频结构 | 第28-30页 |
| 3.2.2.3 混频结构 | 第30-32页 |
| 3.2.3 理论分析结论 | 第32-33页 |
| 3.3 总体方案设计 | 第33-34页 |
| 3.4 关键模块方案设计 | 第34-42页 |
| 3.4.1 参考模块设计 | 第34-35页 |
| 3.4.2 低相噪反馈回路设计 | 第35-40页 |
| 3.4.3 环路关键参数确定 | 第40-42页 |
| 3.5 环路相位噪声分析 | 第42-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第四章 关键电路设计与实现 | 第45-70页 |
| 4.1 指标分解 | 第45-46页 |
| 4.2 参考模块的实现 | 第46-57页 |
| 4.2.1 十倍频电路 | 第46-50页 |
| 4.2.2 DDS电路 | 第50-54页 |
| 4.2.3 DDS信号再处理电路 | 第54-57页 |
| 4.3 低相噪反馈回路的实现 | 第57-62页 |
| 4.4 其他电路实现 | 第62-66页 |
| 4.4.1 鉴频鉴相电路 | 第62-64页 |
| 4.4.2 环路滤波器 | 第64-65页 |
| 4.4.3 VCO的选择 | 第65-66页 |
| 4.5 频率源控制模块设计 | 第66-68页 |
| 4.6 本章小结 | 第68-70页 |
| 第五章 模块调试和结果测试 | 第70-78页 |
| 5.1 电路调试分析 | 第70页 |
| 5.2 测试平台 | 第70-71页 |
| 5.3 测试结果及分析 | 第71-77页 |
| 5.3.1 参考模块测试 | 第71-72页 |
| 5.3.2 低相噪回路测试 | 第72-73页 |
| 5.3.3 模块最终输出信号测试 | 第73-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 总结和展望 | 第78-80页 |
| 6.1 总结 | 第78页 |
| 6.2 展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
