| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-15页 |
| 缩略语对照表 | 第15-20页 |
| 第一章 绪论 | 第20-36页 |
| 1.1 以太网供电技术介绍 | 第20-24页 |
| 1.1.1 PoE技术优点 | 第20-22页 |
| 1.1.2 以太网供电方式概述 | 第22-24页 |
| 1.2 国内外研究现状 | 第24-31页 |
| 1.2.1 以太网供电标准的发展历程 | 第24-30页 |
| 1.2.2 以太网供电芯片的研究现状 | 第30-31页 |
| 1.3 以太网供电的流程 | 第31-33页 |
| 1.4 论文的研究内容与组织结构 | 第33-36页 |
| 第二章 主电路拓扑结构 | 第36-46页 |
| 2.1 拓扑结构的选择 | 第36-37页 |
| 2.2 有源钳位正激转换器的选择 | 第37-40页 |
| 2.3 低端有源钳位正激拓扑结构的工作原理 | 第40-42页 |
| 2.4 同步整流技术 | 第42-44页 |
| 2.4.1 同步整流管驱动方式的选择 | 第42-43页 |
| 2.4.2 同步整流管驱动电路的设计 | 第43-44页 |
| 2.5 本章小结 | 第44-46页 |
| 第三章 芯片系统设计 | 第46-70页 |
| 3.1 以太网系统概述 | 第46-52页 |
| 3.1.1 检测 | 第48-49页 |
| 3.1.2 两事件分级 | 第49-50页 |
| 3.1.3 UVLO | 第50-51页 |
| 3.1.4 限流功能 | 第51-52页 |
| 3.2 芯片系统架构与实现 | 第52-57页 |
| 3.3 峰值电流型有源钳位正激转换器的系统建模与环路补偿 | 第57-68页 |
| 3.3.1 峰值电流型控制模式 | 第57-58页 |
| 3.3.2 有源钳位正激转换器的功率级建模 | 第58-60页 |
| 3.3.3 精确的调制和采样保持增益 | 第60-62页 |
| 3.3.4 反馈增益和前馈增益的推导 | 第62-65页 |
| 3.3.5 完整小信号模型的精确传输函数 | 第65-66页 |
| 3.3.6 补偿网络 | 第66-68页 |
| 3.4 本章总结 | 第68-70页 |
| 第四章 模块电路设计与仿真 | 第70-94页 |
| 4.1 检测比较器DCMP | 第70-72页 |
| 4.2 限流功能模块 | 第72-75页 |
| 4.2.1 低失调电压运放LOAMP | 第73-74页 |
| 4.2.2 PTAT电流产生电路 | 第74-75页 |
| 4.3 电压基准 | 第75-77页 |
| 4.4 软启动模块 | 第77-78页 |
| 4.5 振荡器模块 | 第78-83页 |
| 4.5.1 频率可编程功能 | 第79-81页 |
| 4.5.2 外同步功能 | 第81-83页 |
| 4.6 PWM比较器 | 第83-85页 |
| 4.7 过温保护电路 | 第85-86页 |
| 4.8 死区时间控制模块 | 第86-88页 |
| 4.9 驱动器 | 第88-89页 |
| 4.10 斜坡补偿和前沿消隐电路 | 第89-92页 |
| 4.10.1 前沿消隐电路 | 第89-91页 |
| 4.10.2 斜坡补偿电路 | 第91-92页 |
| 4.11 本章小结 | 第92-94页 |
| 第五章 系统级功能验证与测试 | 第94-106页 |
| 5.1 芯片版图设计 | 第94页 |
| 5.2 流片与封装 | 第94-95页 |
| 5.3 芯片测试结果 | 第95-103页 |
| 5.4 芯片性能总结 | 第103-105页 |
| 5.5 本章总结 | 第105-106页 |
| 第六章 总结与展望 | 第106-108页 |
| 6.1 研究总结 | 第106-107页 |
| 6.2 研究展望 | 第107-108页 |
| 参考文献 | 第108-116页 |
| 致谢 | 第116-118页 |
| 作者简介 | 第118-120页 |