| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 1 序言 | 第8-12页 |
| 1.1 研究领域的国外研究现状 | 第8-9页 |
| 1.2 研究领域的国内研究现状 | 第9-10页 |
| 1.3 本文所要解决的问题 | 第10页 |
| 1.4 本篇文章组织结构 | 第10-12页 |
| 2 SoC 测试相关理论基础知识 | 第12-21页 |
| 2.1 SoC 测试简介 | 第12-14页 |
| 2.2 SoC 测试类型 | 第14-16页 |
| 2.2.1 根据测试测试方法分类 | 第14-15页 |
| 2.2.2 根据 IP 核类型分类 | 第15-16页 |
| 2.3 故障模型 | 第16-18页 |
| 2.3.1 单固定故障模型 SAF | 第16-17页 |
| 2.3.2 多重固定故障模型 MSA | 第17-18页 |
| 2.4 确定性测试向量生成 | 第18页 |
| 2.5 SoC 测试相关标准 | 第18-20页 |
| 2.5.1 IEEE 1149.1 标准 | 第18-19页 |
| 2.5.2 IEEE P1500 标准 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 3 SoC 系统测试技术 | 第21-31页 |
| 3.1 内建自测试 BIST | 第21-22页 |
| 3.2 外建自测试 BOST | 第22-23页 |
| 3.3 BOST 测试数据压缩方案 | 第23-30页 |
| 3.3.1 Huffman 编码方法 | 第24-25页 |
| 3.3.2 传统游程编码方法 | 第25-27页 |
| 3.3.3 Golomb 编码方法 | 第27-28页 |
| 3.3.4 FDR 编码方法 | 第28-30页 |
| 3.4 本章小结 | 第30-31页 |
| 4 基于 FDR 码改进分组的 SoC 测试数据压缩方法 | 第31-43页 |
| 4.1 无关位预处理方法 | 第31-34页 |
| 4.2 编码思想与规则 | 第34-35页 |
| 4.3 压缩倍数分析 | 第35-37页 |
| 4.4 编码实例 | 第37页 |
| 4.5 编码算法描述 | 第37-39页 |
| 4.6 解压器结构与 FSM 状态转换图 | 第39-41页 |
| 4.7 实验结果与分析 | 第41-42页 |
| 4.8 本章小结 | 第42-43页 |
| 5 结束语 | 第43-45页 |
| 5.1 全文工作总结 | 第43页 |
| 5.2 展望 | 第43-45页 |
| 参考文献 | 第45-48页 |
| 致谢 | 第48-49页 |
| 硕士期间发表的论文和参与的科研工作 | 第49-50页 |