| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 数据传输发展现状 | 第11-12页 |
| 1.3 主控模块选择 | 第12-13页 |
| 1.4 本文主要工作及章节安排 | 第13-15页 |
| 第二章 设计整体框架与理论 | 第15-24页 |
| 2.1 整体框架的设计 | 第15-16页 |
| 2.2 UDP/IP协议基本原理 | 第16-17页 |
| 2.3 UDP/IP协议工作流程 | 第17-19页 |
| 2.4 UDP/IP协议理论 | 第19-22页 |
| 2.4.1IP协议理论 | 第19-21页 |
| 2.4.2UDP协议理论 | 第21-22页 |
| 2.5 DDR2 SDRAM技术 | 第22-23页 |
| 2.6 本章小结 | 第23-24页 |
| 第三章 基于UDP/IP协议的以太网数据通路的设计 | 第24-37页 |
| 3.1 以太网模块总体框架结构 | 第24页 |
| 3.2 UDP/IP数据包发送过程 | 第24-28页 |
| 3.3 UDP/IP传输模块设计 | 第28-31页 |
| 3.4 UDP/IP接收模块设计 | 第31-34页 |
| 3.5 MAC控制器模块设计 | 第34-36页 |
| 3.6 本章小结 | 第36-37页 |
| 第四章 DDR2 SDRAM模块设计 | 第37-66页 |
| 4.1 DDR2 SDRAM系统结构 | 第37-39页 |
| 4.1.1 存储芯片的选择 | 第37-38页 |
| 4.1.2 DDR2 SDRAM新特性 | 第38-39页 |
| 4.2 DDR2 SDRAM操作指令 | 第39-42页 |
| 4.3 DDR2 SDRAM控制模块设计 | 第42-52页 |
| 4.3.1 DDR2 SDRAM控制模块FPGA实现 | 第42-50页 |
| 4.3.2 DDR2 SDRAM控制模块时序 | 第50-52页 |
| 4.4 以太网与内存数据交互事务缓存处理模块设计 | 第52-65页 |
| 4.5 本章小结 | 第65-66页 |
| 第五章 验证与调试 | 第66-74页 |
| 5.1 验证和测试环境的搭建 | 第66-70页 |
| 5.1.1 硬件测试平台 | 第66-67页 |
| 5.1.2 软件测试环境 | 第67-70页 |
| 5.2 整体系统验证 | 第70-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第六章 结论与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-78页 |