| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 缩略词 | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状分析 | 第12-13页 |
| 1.3 本文主要研究内容 | 第13-14页 |
| 1.4 论文结构安排 | 第14-15页 |
| 第二章 嵌入式MPSoC技术 | 第15-25页 |
| 2.1 嵌入式MPSoC系统 | 第15-19页 |
| 2.1.1 嵌入式MPSoC架构 | 第15-17页 |
| 2.1.2 MPSoC架构中的片上互连 | 第17-18页 |
| 2.1.3 MPSoC架构中的核间通信 | 第18-19页 |
| 2.2 专用指令集处理器 | 第19-21页 |
| 2.2.1 专用指令集处理器概述 | 第19-20页 |
| 2.2.2 专用指令集处理器设计流程 | 第20-21页 |
| 2.3 并行编程模型 | 第21-23页 |
| 2.3.1 核间通信并行编程模型 | 第21-22页 |
| 2.3.2 MapReduce并行编程模型 | 第22-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 基于MapReduce的MPSoC的系统级设计 | 第25-34页 |
| 3.1 基于SystemC的系统级设计方法概述 | 第25-27页 |
| 3.2 基于MapReduce模型的MPSoC架构 | 第27-31页 |
| 3.2.1 前端系统功能模块 | 第28-29页 |
| 3.2.2 MapReduce功能模块 | 第29-30页 |
| 3.2.3 后端系统功能模块 | 第30-31页 |
| 3.3 基于SystemC的MPSoC的系统级建模 | 第31-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 基于专用指令集处理器的MPSoC设计 | 第34-51页 |
| 4.1 基于ASIP的MPSoC设计方法概述 | 第34-36页 |
| 4.2 基于专用指令集处理器的MPSoC架构 | 第36-50页 |
| 4.2.1 MPSoC硬件架构设计 | 第37页 |
| 4.2.2 专用处理器单元设计 | 第37-45页 |
| 4.2.3 多核处理器间的通信和同步设计 | 第45-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第五章 MPSoC的仿真验证 | 第51-58页 |
| 5.1 MPSoC的设计与验证平台 | 第51-54页 |
| 5.2 MPSoC的性能评估 | 第54-57页 |
| 5.3 本章小结 | 第57-58页 |
| 第六章 总结与展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-64页 |
| 在学期间的研究成果及发表的学术论文 | 第64页 |
