| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-17页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 国内外研究现状分析 | 第9-14页 |
| 1.2.1 国外研究现状 | 第9-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.3 主要研究内容 | 第14-15页 |
| 1.4 论文结构 | 第15-17页 |
| 第2章 EDGE 体系结构集总式 Load-Store-Queue 研究 | 第17-28页 |
| 2.1 概述 | 第17页 |
| 2.2 TRIPS 处理器中 Load-Store-Queue 的实现方法 | 第17-20页 |
| 2.3 EDGE 体系结构模型 | 第20页 |
| 2.4 集总式 Load-Store-Queue 性能分析 | 第20-27页 |
| 2.4.1 集总式 Load-Store-Queue 结构设计 | 第20-24页 |
| 2.4.2 程序指令相关性研究 | 第24-25页 |
| 2.4.3 性能结果分析 | 第25-27页 |
| 2.5 面临的设计挑战 | 第27页 |
| 2.6 本章小结 | 第27-28页 |
| 第3章 EDGE 体系结构分布式 Load-Store-Queue 的实现方法 | 第28-42页 |
| 3.1 分布式 Load-Store-Queue 设计和甚块映射策略 | 第28-29页 |
| 3.1.1 分布式 Load-Store-Queue 结构设计 | 第28页 |
| 3.1.2 甚块映射算法改进 | 第28-29页 |
| 3.2 Memory 指令执行过程 | 第29-31页 |
| 3.3 甚块内 Memory 指令相关性检查的设计 | 第31-34页 |
| 3.4 甚块间 Memory 指令相关性检查的设计 | 第34-39页 |
| 3.5 甚块间顺序违例的恢复机制设计 | 第39-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第4章 EDGE 体系结构分布式 Load-Store-Queue 评估与分析 | 第42-48页 |
| 4.1 仿真环境 | 第42页 |
| 4.2 仿真结果与分析 | 第42-47页 |
| 4.3 本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-53页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第53-55页 |
| 致谢 | 第55页 |
