| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题来源和研究的目的及意义 | 第9页 |
| 1.2 关键技术的发展现状分析 | 第9-14页 |
| 1.2.1 数据采集系统的发展现状 | 第9-10页 |
| 1.2.2 实时数字信号处理技术的发展状况 | 第10-12页 |
| 1.2.3 数据传输接口技术的发展现状 | 第12-14页 |
| 1.3 主要研究内容及论文结构 | 第14-15页 |
| 第2章 高速数据采集及回波实时传输装置方案设计 | 第15-23页 |
| 2.1 回波信号的采集、处理及存储要求 | 第15页 |
| 2.2 系统的硬件组成及工作原理 | 第15-20页 |
| 2.2.1 系统的硬件组成 | 第15-18页 |
| 2.2.2 系统的工作原理 | 第18-20页 |
| 2.3 系统软件整体方案设计 | 第20-22页 |
| 2.3.1 软件开发平台的选择 | 第21页 |
| 2.3.2 系统软件组成 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 高速数据采集及数字脉冲压缩算法的实现 | 第23-40页 |
| 3.1 回波信号采集卡的硬件电路设计 | 第23-29页 |
| 3.1.1 模数转换器 ADC 的选择 | 第24-25页 |
| 3.1.2 ADC 模拟通道设计 | 第25-26页 |
| 3.1.3 回波信号采样一致性控制方法 | 第26-27页 |
| 3.1.4 FPGA 实现数字脉冲压缩算法的必要性 | 第27-28页 |
| 3.1.5 核心控制器 FPGA 的选择 | 第28-29页 |
| 3.2 线性调频信号的数字脉冲压缩 | 第29-34页 |
| 3.2.1 线性调频信号 | 第30页 |
| 3.2.2 线性调频信号的脉冲压缩原理 | 第30-32页 |
| 3.2.3 线性调频信号脉冲压缩算法的 Matlab 仿真 | 第32-34页 |
| 3.3 数字脉冲压缩算法的硬件实现 | 第34-39页 |
| 3.3.1 FFT 运算模块与 IFFT 运算模块的实现 | 第34-37页 |
| 3.3.2 匹配滤波器的构造 | 第37-38页 |
| 3.3.3 复数乘法运算模块的实现 | 第38页 |
| 3.3.4 线性调频信号的数字脉冲实现结果 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第4章 千兆以太网通讯接口的实现 | 第40-58页 |
| 4.1 通讯卡的硬件电路设计 | 第40-46页 |
| 4.1.1 DDR2 SDRAM 内存电路设计 | 第42-43页 |
| 4.1.2 千兆以太网物理层接口电路设计 | 第43-45页 |
| 4.1.3 核心控制器 FPGA 的选择 | 第45-46页 |
| 4.2 XILINX FPGA 的千兆以太网开发固件解决方案 | 第46-48页 |
| 4.2.1 DDR2 SDRAM 内存控制器的实现 | 第46-48页 |
| 4.2.2 媒体访问控制器的实现 | 第48页 |
| 4.3 千兆以太网的嵌入式系统开发 | 第48-56页 |
| 4.3.1 XILINX FPGA 嵌入式系统开发流程 | 第49页 |
| 4.3.2 通讯卡与回波信号采集卡的通讯设计 | 第49-53页 |
| 4.3.3 TCP/IP 协议栈的实现 | 第53-55页 |
| 4.3.4 千兆以太网通讯的嵌入式软件设计 | 第55-56页 |
| 4.4 本章小结 | 第56-58页 |
| 第5章 高速数据采集及回波实时传输装置测试 | 第58-63页 |
| 5.1 回波信号通道采样一致性测试 | 第58-60页 |
| 5.1.1 回波信号通道一致性测量方法 | 第58-59页 |
| 5.1.2 单通道内 I 和 Q 信号采样一致性测试 | 第59-60页 |
| 5.1.3 通道间 I 和 Q 信号采样一致性测试 | 第60页 |
| 5.2 千兆以太网通讯性能测试 | 第60-62页 |
| 5.2.1 LwIP 协议栈与 Treck 协议栈数据传输速度对比 | 第60-62页 |
| 5.2.2 千兆以太网数据传输速度测试 | 第62页 |
| 5.3 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读学位期间发表的学术论文 | 第68-70页 |
| 致谢 | 第70-71页 |
