| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究的目的和意义 | 第10-12页 |
| 1.2 国内外研究现状和发展趋势 | 第12-14页 |
| 1.3 论文结构安排 | 第14-16页 |
| 第2章 快速跳频通信系统关键技术研究 | 第16-35页 |
| 2.1 快速跳频通信基本原理 | 第17-21页 |
| 2.1.1 快速跳频通信系统的组成 | 第17-19页 |
| 2.1.2 快速跳频通信系统的主要技术指标 | 第19-20页 |
| 2.1.3 快速跳频技术与其他扩频技术结合 | 第20-21页 |
| 2.2 快速跳频通信伪随机序列理论 | 第21-24页 |
| 2.2.1 伪随机序列的特性 | 第22页 |
| 2.2.2 快速跳频系统中的m序列 | 第22-24页 |
| 2.3 快速跳频通信抗干扰技术 | 第24-26页 |
| 2.4 快速跳频通信同步技术 | 第26-34页 |
| 2.4.1 快速跳频通信同步方法 | 第27-29页 |
| 2.4.2 快速跳频信号搜索捕获技术 | 第29-32页 |
| 2.4.3 快速跳频信号跟踪技术 | 第32-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第3章 快速跳频通信系统同步技术研究及仿真 | 第35-42页 |
| 3.1 快速跳频信号的产生及信息调制仿真 | 第35-37页 |
| 3.1.1 同步字头法机理 | 第35页 |
| 3.1.2 快速跳频信号参数设计及仿真 | 第35-37页 |
| 3.2 快速跳频信号同步捕获阶段仿真 | 第37-40页 |
| 3.3 快速跳频信号同步跟踪阶段仿真 | 第40-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第4章 改进的快速跳频信号同步方法及其性能分析 | 第42-61页 |
| 4.1 快速跳频信号改进的同步方法研究 | 第42-51页 |
| 4.1.1 双判决循环相关法机理 | 第42-46页 |
| 4.1.2 双判决循环相关捕获法研究 | 第46-48页 |
| 4.1.3 双判决循环相关捕获法仿真与实现 | 第48-51页 |
| 4.2 快速跳频信号改进的同步方法性能分析研究 | 第51-60页 |
| 4.2.1 同步方法的同步时间 | 第52-53页 |
| 4.2.2 同步方法的抗干扰性能分析 | 第53-59页 |
| 4.2.3 同步方法的系统复杂度 | 第59-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第5章 基于FPGA的快速跳频信号关键模块设计与实现 | 第61-69页 |
| 5.1 软件开发环境及FPGA芯片选择 | 第61-63页 |
| 5.2 快速跳频信号产生模块的FPGA设计 | 第63-66页 |
| 5.2.1 快速跳频信号产生模块总体设计方案 | 第63-64页 |
| 5.2.2 快速跳频信号产生模块各单元设计方案 | 第64-66页 |
| 5.3 基于FPGA的快速跳频信号产生模块仿真及分析 | 第66-68页 |
| 5.4 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第75-76页 |
| 致谢 | 第76-77页 |