| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 国内外现状 | 第14-15页 |
| 1.3 论文主要内容 | 第15-17页 |
| 2 FC与万兆以太网网络协议研究 | 第17-28页 |
| 2.1 FC协议 | 第17-21页 |
| 2.1.1 FC协议简介 | 第17页 |
| 2.1.2 FC协议的层次结构 | 第17-19页 |
| 2.1.3 FC-2层帧、序列和寻址的研究 | 第19-21页 |
| 2.2 兆以太网协议研究 | 第21-25页 |
| 2.2.1 FCoE协议数据帧格式 | 第21-23页 |
| 2.2.2 UDP协议 | 第23-25页 |
| 2.3 FC和以太网UDP协议类比 | 第25页 |
| 2.4 本章小结 | 第25-28页 |
| 3 桥接系统硬件电路设计及协议转换分析 | 第28-46页 |
| 3.1 功能概述 | 第28-30页 |
| 3.2 桥接板电路的设计和实现 | 第30-38页 |
| 3.2.1 高速电路设计 | 第30-32页 |
| 3.2.2 板级存储设计 | 第32-34页 |
| 3.2.3 时钟、复位和配置电路的设计 | 第34-35页 |
| 3.2.4 电源方案的设计 | 第35-38页 |
| 3.2.5 调试接口的设计 | 第38页 |
| 3.3 协议转换的技术研究和分析 | 第38-45页 |
| 3.3.1 FC和万兆以太网协议转换 | 第39-40页 |
| 3.3.2 FC和FCoE协议转换 | 第40-41页 |
| 3.3.3 高效软硬件协同处理 | 第41-42页 |
| 3.3.4 FC和UDP协议转换 | 第42-45页 |
| 3.4 本章小结 | 第45-46页 |
| 4 硬件逻辑设计和相关IP核实现 | 第46-68页 |
| 4.1 数据链路分析及时钟域划分 | 第46-48页 |
| 4.1.1 按接口功能来分 | 第46-47页 |
| 4.1.2 按数据流方向来分 | 第47-48页 |
| 4.1.3 用户时钟域划分 | 第48页 |
| 4.2 万兆以太网过滤转换模块设计 | 第48-57页 |
| 4.2.1 模块划分及工作流程 | 第48-50页 |
| 4.2.2 万兆以太网接收过滤模块 | 第50-55页 |
| 4.2.3 FCoE转FC、UDP转FC桥接模块设计 | 第55-56页 |
| 4.2.4 FC发送模块设计 | 第56-57页 |
| 4.3 FC转换混合模块设计 | 第57-65页 |
| 4.3.1 模块划分及工作流程 | 第58-59页 |
| 4.3.2 FC接收模块设计 | 第59-60页 |
| 4.3.3 FC转FCoE、FC转UDP桥接模块设计 | 第60-64页 |
| 4.3.4 万兆以太网混合发送模块设计 | 第64-65页 |
| 4.4 查表模块设计 | 第65-66页 |
| 4.5 软硬件交互 | 第66-67页 |
| 4.6 本章小结 | 第67-68页 |
| 5 验证与测试结果分析 | 第68-83页 |
| 5.1 FC和FCoE相互转换测试 | 第68-74页 |
| 5.1.1 测试环境搭建 | 第68-69页 |
| 5.1.2 链路正确性 | 第69-72页 |
| 5.1.3 最大有效带宽 | 第72-73页 |
| 5.1.4 转换时延 | 第73-74页 |
| 5.2 FC和UDP相互转换测试 | 第74-82页 |
| 5.2.1 测试环境搭建 | 第74-75页 |
| 5.2.2 链路正确性 | 第75-80页 |
| 5.2.3 最大有效带宽 | 第80-81页 |
| 5.2.4 转换时延 | 第81-82页 |
| 5.3 本章小结 | 第82-83页 |
| 6 结论与展望 | 第83-85页 |
| 6.1 结论 | 第83-84页 |
| 6.2 展望 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 作者简历 | 第88页 |