面向DDC应用的嵌入式SoC设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景及研究意义 | 第8-9页 |
| ·国内外研究现状 | 第9-11页 |
| ·数字下变频的实现技术 | 第9-10页 |
| ·SoC 设计技术 | 第10页 |
| ·可编程逻辑器件 | 第10-11页 |
| ·论文主要研究工作 | 第11页 |
| ·论文结构 | 第11-13页 |
| 第2章 数字下变频的工作原理 | 第13-17页 |
| ·数字下变频的电路结构 | 第13页 |
| ·数字下变频的关键技术 | 第13-16页 |
| ·数字信号处理链路 | 第13-14页 |
| ·DDS 功能模块的设计 | 第14-15页 |
| ·累加器模块电路设计 | 第15页 |
| ·混频器设计 | 第15-16页 |
| ·滤波器组数字电路设计 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第3章 嵌入式SOC 的结构与实现 | 第17-31页 |
| ·系统结构的设计 | 第17-19页 |
| ·主要功能模块介绍 | 第19-25页 |
| ·OR1200 CPU | 第19-20页 |
| ·Wishbone Conmax | 第20-22页 |
| ·Memory Controller | 第22-23页 |
| ·UART | 第23页 |
| ·DMA | 第23-24页 |
| ·DDC 和WB_DDC_CFG | 第24-25页 |
| ·SOC 的RTL 仿真 | 第25-30页 |
| ·编译工具链 | 第25-26页 |
| ·测试平台的搭建 | 第26-27页 |
| ·系统平台的RTL 验证 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 嵌入式SOC 的FPGA 原型验证 | 第31-41页 |
| ·FPGA 设计流程 | 第31-32页 |
| ·SOC 的FPGA 实现 | 第32-34页 |
| ·数据文件准备 | 第32-33页 |
| ·设计的实现约束 | 第33页 |
| ·FPGA 实现结果 | 第33-34页 |
| ·基于FPGA 的原型验证 | 第34-40页 |
| ·FPGA 板级验证平台 | 第35-36页 |
| ·系统的启动 | 第36-37页 |
| ·验证过程和结果 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 嵌入式SOC 的芯片实现 | 第41-49页 |
| ·数字芯片设计流程 | 第41-42页 |
| ·综合 | 第42-44页 |
| ·综合过程及约束 | 第43-44页 |
| ·综合结果 | 第44页 |
| ·自动布局布线 | 第44-46页 |
| ·时序验证及后仿真 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 结论 | 第49-50页 |
| 参考文献 | 第50-55页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第55-57页 |
| 致谢 | 第57页 |
