| 摘要 | 第1-8页 |
| ABSTRACT | 第8-16页 |
| 第一章 绪论 | 第16-21页 |
| ·研究背景 | 第16-17页 |
| ·小波变换的理论发展 | 第16页 |
| ·离散小波变换的应用及研究价值 | 第16-17页 |
| ·可重构离散小波变换电路的研究意义 | 第17页 |
| ·离散小波变换电路的国内外研究现状 | 第17-19页 |
| ·研究的目标和主要内容 | 第19-20页 |
| ·本文组织结构 | 第20-21页 |
| 第二章 离散小波变换的基本理论及其电路实现 | 第21-33页 |
| ·离散小波变换的滤波器实现形式 | 第21-22页 |
| ·基于卷积的小波变换实现 | 第22-27页 |
| ·非多相结构 | 第22-23页 |
| ·折叠(Folded)结构 | 第23-25页 |
| ·递归金字塔(Recursive Pyramid)结构 | 第25-26页 |
| ·非多相结构的优点与缺点 | 第26页 |
| ·多相(Polyphase)结构 | 第26-27页 |
| ·基于提升(Lifting)的小波变换实现 | 第27-30页 |
| ·普通提升结构 | 第27-29页 |
| ·翻动(Flipping)结构 | 第29-30页 |
| ·二维离散小波变换 | 第30-32页 |
| ·本章总结 | 第32-33页 |
| 第三章 可重构离散小波变换加速器的设计 | 第33-49页 |
| ·可重构离散小波变换加速器的总体结构 | 第33-34页 |
| ·基于乘累加器环的 FIR 滤波器设计 | 第34-37页 |
| ·小波运算单元设计 | 第37-38页 |
| ·可重构模块的实现 | 第38-39页 |
| ·一维离散小波变换在可重构离散小波变换加速器上的实现 | 第39-43页 |
| ·模式一：多个运算单元同时处理同一级一维离散小波变换 | 第39-41页 |
| ·模式二：多个运算单元同时处理不同级一维离散小波变换 | 第41-43页 |
| ·二维离散小波变换在可重构模块上的实现 | 第43-48页 |
| ·二维离散小波变换的分段式供数策略 | 第43-45页 |
| ·输入二维阵列的划分 | 第45-47页 |
| ·模式三：单级二维离散小波变换模式 | 第47-48页 |
| ·本章总结 | 第48-49页 |
| 第四章 可重构离散小波变换加速器的性能分析 | 第49-57页 |
| ·模式一的性能分析 | 第49-51页 |
| ·运算能力分析 | 第49-50页 |
| ·带宽需求 | 第50-51页 |
| ·硬件效率 | 第51页 |
| ·模式二的性能分析 | 第51-55页 |
| ·运算能力分析 | 第51-52页 |
| ·带宽需求 | 第52页 |
| ·硬件效率 | 第52-55页 |
| ·模式三的性能分析 | 第55-56页 |
| ·运算能力分析 | 第55页 |
| ·带宽需求 | 第55页 |
| ·存储要求 | 第55-56页 |
| ·本章总结 | 第56-57页 |
| 第五章 系统实现与实验结果分析 | 第57-70页 |
| ·实验平台 | 第57-58页 |
| ·可重构离散小波变换加速器在 FPGA 上的实现 | 第58-64页 |
| ·运算单元的实现 | 第58-60页 |
| ·控制逻辑单元的实现 | 第60-62页 |
| ·以太网接口模块以及与上位机网络通信的实现 | 第62-63页 |
| ·DDR3 内存接口模块的实现 | 第63-64页 |
| ·系统功能性验证及实验结果 | 第64-69页 |
| ·一维离散小波变换的结果 | 第65-67页 |
| ·二维离散小波变换的结果 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·主要工作与创新点 | 第70-71页 |
| ·后续工作与展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间已发表或录用的论文 | 第77页 |
