基于FPGA的DSP原型验证与测试
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文选题背景及国内外研究现状 | 第7-8页 |
| ·选题背景 | 第7-8页 |
| ·国内外研究现状 | 第8页 |
| ·课题来源及研究意义 | 第8-9页 |
| ·论文主要工作及结构 | 第9-11页 |
| 第二章 基于FPGA的原型验证技术 | 第11-19页 |
| ·功能验证概述 | 第11-13页 |
| ·功能验证及其作用和重要性 | 第11-12页 |
| ·功能验证的一般方法 | 第12-13页 |
| ·基于FPGA的原型验证 | 第13-17页 |
| ·FPGA原型验证的原理 | 第13-15页 |
| ·SoC在FPGA平台上的验证技术 | 第15-16页 |
| ·在SoC设计流程中引入FPGA原型验证 | 第16-17页 |
| ·FPGA原型验证的局限性 | 第17页 |
| ·本章小结 | 第17-19页 |
| 第三章 XXX DSP的原型实现 | 第19-33页 |
| ·现有的FPGA验证平台说明 | 第19-21页 |
| ·MPSoCs验证平台结构 | 第19-20页 |
| ·验证平台主芯片说明 | 第20-21页 |
| ·XXX DSP电路结构及验证流程 | 第21-24页 |
| ·XXX DSP电路结构说明 | 第21-22页 |
| ·XXX DSP原型验证流程 | 第22-24页 |
| ·代码移植及原型实现 | 第24-31页 |
| ·存储单元替换 | 第24-25页 |
| ·时钟移植 | 第25-27页 |
| ·DesignWare库IP模块处理 | 第27页 |
| ·实现原型模块确定 | 第27-29页 |
| ·顶层处理 | 第29-30页 |
| ·FPGA原型实现方案仿真 | 第30-31页 |
| ·其他约束 | 第31页 |
| ·一致性评估 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 XXX DSP的片外取指令启动配置 | 第33-51页 |
| ·片外取指令的关键路径 | 第33-34页 |
| ·EBU模块及相关寄存器 | 第34-43页 |
| ·EBU模块外部端口 | 第34-36页 |
| ·EBU相关寄存器的设置 | 第36-43页 |
| ·通过EBU实现对同步RAM的访问 | 第43-44页 |
| ·RAM的连接 | 第43-44页 |
| ·RAM的初始化 | 第44页 |
| ·通过EBU实现对FLASH的访问 | 第44-49页 |
| ·FLASH的连接 | 第44-45页 |
| ·FLASH的初始化及测试 | 第45-49页 |
| ·本章小结 | 第49-51页 |
| 第五章 XXX DSP程序的FPGA原型测试 | 第51-59页 |
| ·SignalTap II配置 | 第51-52页 |
| ·程序验证结果 | 第52-57页 |
| ·矩阵求逆程序测试结果 | 第52-55页 |
| ·SOVA程序测试结果 | 第55-56页 |
| ·FPGA原型验证的程序 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 作者在读期间研究成果 | 第65-67页 |
| 附录A 对FLASH的读写程序 | 第67-70页 |
