软件无线电接收机中信道化模块的研究
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-18页 |
| ·软件无线电概述 | 第10-15页 |
| ·软件无线电的由来与发展现状 | 第10-12页 |
| ·软件无线电设计的主要环节 | 第12-15页 |
| ·课题背景和主要工作 | 第15-18页 |
| ·课题背景 | 第15-17页 |
| ·主要工作内容 | 第17-18页 |
| 第二章 复信号信道化接收模块的算法模型设计及仿真 | 第18-49页 |
| ·理论基础——多速率信号处理 | 第18-21页 |
| ·整数倍抽取 | 第18-19页 |
| ·抽取器的实时处理结构——多相滤波结构 | 第19-21页 |
| ·软件无线电接收模块算法模型 | 第21-28页 |
| ·单通道软件无线电接收模块算法模型 | 第21-23页 |
| ·并行多通道接收模块算法模型 | 第23-24页 |
| ·基于多相滤波器组的信道化接收模块算法模型 | 第24-28页 |
| ·复信号信道化接收模块的改进算法模型 | 第28-29页 |
| ·原型低通滤波器的设计 | 第29-33页 |
| ·原型滤波器类型的选择 | 第30-31页 |
| ·FIR滤波器设计方法的选择 | 第31页 |
| ·利用最佳等波纹逼近法设计原型低通滤波器 | 第31-33页 |
| ·算法仿真的结果及分析 | 第33-49页 |
| ·输入激励为复信号时的仿真结果及分析 | 第33-44页 |
| ·输入激励为实信号时的仿真结果及分析 | 第44-48页 |
| ·算法仿真小结 | 第48-49页 |
| 第三章 复信号信道化接收模块的FPGA实现 | 第49-73页 |
| ·FPGA设计概述 | 第49-54页 |
| ·Verilog HDL硬件描述语言 | 第49-50页 |
| ·可编程逻辑器件 | 第50-52页 |
| ·FPGA设计流程 | 第52-54页 |
| ·系统设计与规划 | 第54-57页 |
| ·工作时钟的确定 | 第55-56页 |
| ·工作方式的优化 | 第56-57页 |
| ·多相抽取模块的实现与仿真 | 第57-59页 |
| ·乘积项模块的实现与仿真 | 第59-61页 |
| ·滤波器组模块的设计、实现与仿真 | 第61-66页 |
| ·滤波器工作方式的选择 | 第61-62页 |
| ·滤波器组的系数存储方案 | 第62-63页 |
| ·输入寄存器的存储方案 | 第63-64页 |
| ·乘-累加器的设计与实现 | 第64页 |
| ·滤波器组的构建与仿真 | 第64-66页 |
| ·存储器(RAM)模块的实现与仿真 | 第66-67页 |
| ·IDFT模块的实现与仿真 | 第67-68页 |
| ·时钟管理模块的生成 | 第68页 |
| ·I/O口的配置 | 第68-69页 |
| ·测试激励模块的设计 | 第69-70页 |
| ·系统的连接及仿真 | 第70-73页 |
| 第四章 硬件系统测试与性能分析 | 第73-83页 |
| ·硬件系统的搭建 | 第73-77页 |
| ·关键器件的选择 | 第73-76页 |
| ·PCB设计 | 第76-77页 |
| ·硬件系统测试 | 第77-82页 |
| ·基于 PCB硬件的测试 | 第77-80页 |
| ·基于软件无线电实验平台的测试 | 第80-82页 |
| ·信道化接收模块性能分析 | 第82-83页 |
| 第五章 结论 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 在学期间的研究成果 | 第88-89页 |
| 个人简介 | 第89页 |
