系统芯片SoC测试数据压缩方法研究

第一章 绪论	第1-18页
·SoC测试概述	第12-14页
·芯片设计规模	第12-13页
·测试复杂性	第13-14页
·研究现状	第14-15页
·研究意义	第15页
·创新点概要及结构安排	第15-18页
第二章 测试方法及测试数据压缩	第18-33页
·测试方法	第18-22页
·IP核测试技术	第18-20页
·SoC测试方法	第20-22页
·测试数据的生成	第22-23页
·测试数据的压缩	第23-25页
·测试数据压缩方法分类	第25-33页
·测试集压缩	第25-26页
·编码压缩技术	第26-30页
·存储与生成压缩技术	第30-33页
第三章 单核测试	第33-47页
·测试数据压缩预处理	第33-38页
·扫描设计	第33-35页
·多扫描链结构	第35-36页
·多扫描链相容压缩	第36-38页
·相容压缩算法	第38页
·测试数据的压缩	第38-42页
·距离标记压缩方法	第38-41页
·测试向量排序算法	第41-42页
·解压结构	第42-47页
·解压电路的设计	第42-45页
·与 FDR码的比较	第45-47页
第四章 多核并行测试	第47-55页
·并行测试机制	第47-51页
·测试调度	第47-48页
·测试数据的合并	第48-51页
·多核并行测试方法	第51-53页
·多核测试数据的整	第52页
·多核测试数据的压缩	第52-53页
·解压结构	第53-55页
第五章 实验结果分析	第55-60页
·单核测试实验数据分析	第55-58页
·多核测试实验数据分析	第58-60页
第六章 结束语	第60-62页
·全文总结	第60-61页
·进一步工作	第61-62页
参考文献	第62-66页
研究生期间撰写的论文	第66-67页
附件	第67页