摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 绪论 | 第10-20页 |
·课题背景 | 第10-13页 |
·SOPC 概述 | 第10-12页 |
·半导体分立器件测试仪概述 | 第12-13页 |
·课题研究的意义 | 第13-14页 |
·SOPC 架构的半导体分立器件测试仪 | 第14-18页 |
·SOPC 架构的应用特性 | 第14-15页 |
·SOPC 架构对比ARM 架构的优势 | 第15-17页 |
·SOPC 架构的半导体分立器件测试仪的整体方案 | 第17-18页 |
·本文的主要任务 | 第18-20页 |
第二章 测试仪的SOPC 系统组建方案分析 | 第20-31页 |
·半导体分立器件测试系统的功能分析 | 第20-22页 |
·系统的测试对象 | 第20页 |
·系统的硬件需求 | 第20-21页 |
·测试系统的测试过程 | 第21-22页 |
·IP 核简介 | 第22-23页 |
·SOPC 系统的方案分类 | 第23-26页 |
·基于FPGA 植入IP 硬核的SOPC 系统 | 第23-24页 |
·FPGA 中植入IP 软核的SOPC 系统 | 第24-25页 |
·应用HardCopy 的SOPC 系统 | 第25-26页 |
·组建软核SOPC 的方法简介 | 第26-27页 |
·半导体分立器件测试仪中SOPC 系统的外围电路 | 第27-31页 |
·SOPC 的时钟电路 | 第27-28页 |
·UART 串口电路 | 第28-29页 |
·电源电路 | 第29页 |
·AS 模式下载电路 | 第29-31页 |
第三章 测试仪代码和数据的存储 | 第31-39页 |
·半导体分立器件测试仪的存储需求分析 | 第31页 |
·测试仪程序代码的执行方式 | 第31-34页 |
·测试仪数据的存储方式 | 第34-36页 |
·测试仪的外部存储器设计 | 第36-39页 |
·SDRAM 外部存储器 | 第36-37页 |
·Flash 外部存储器 | 第37-39页 |
第四章 测试仪SOPC 系统的内部软核设计 | 第39-60页 |
·半导体分立器件测试仪的软核SOPC 系统需求分析 | 第39-40页 |
·处理器的植入 | 第40-41页 |
·NIOS Ⅱ 软核处理器性能参数 | 第40-41页 |
·NIOS Ⅱ 处理器的植入 | 第41页 |
·半导体分立器件测试仪总线接口设计 | 第41-53页 |
·Avalon 总线简介 | 第41-45页 |
·半导体分立器件测试仪总线 | 第45页 |
·自定义转换逻辑IP 核功能分析 | 第45-46页 |
·自定义IP 核verilog HDL 程序的编写 | 第46-50页 |
·自定义IP 核的封装与调用 | 第50-52页 |
·半导体分立器件测试仪总线的地址分配 | 第52-53页 |
·测试仪SOPC 系统串口控制内核设计 | 第53-55页 |
·UART 内核控制器简介 | 第53-54页 |
·UART 内核设计 | 第54-55页 |
·测试仪的存储器控制内核设计 | 第55-58页 |
·SDRAM 内核设计 | 第55-57页 |
·Flash 内核设计 | 第57-58页 |
·测试仪SOPC 系统模块的生成 | 第58-60页 |
第五章 驱动程序设计 | 第60-79页 |
·半导体分立器件测试仪的软件层次结构 | 第60页 |
·测试仪总线接口驱动设计 | 第60-62页 |
·测试仪总线写函数的编写 | 第61-62页 |
·测试仪总线读函数的编写 | 第62页 |
·测试仪的测试程序 | 第62-65页 |
·测试驱动函数 | 第62-63页 |
·测试程序的设计 | 第63-65页 |
·测试仪通信串口的驱动设计 | 第65-69页 |
·UART 内核初始化函数的编写 | 第66-67页 |
·字节发送函数的编写 | 第67-69页 |
·测试程序的下载 | 第69-70页 |
·测试结果的上传 | 第70-71页 |
·Flash 存取驱动编写 | 第71-79页 |
·Flash 存取方式分析 | 第71-72页 |
·驱动设计 | 第72-79页 |
第六章 调试及结论 | 第79-83页 |
·串口仿真调试 | 第79-82页 |
·串口调试的设置 | 第79-80页 |
·串口调试 | 第80-82页 |
·结论 | 第82-83页 |
致谢 | 第83-84页 |
参考文献 | 第84-87页 |
读研期间取得的成果 | 第87-88页 |