| 第一章 前言 | 第1-33页 |
| ·课题研究的背景及意义 | 第13-14页 |
| ·系统整体思路简介 | 第14-17页 |
| ·FPGA设计流程与开发工具 | 第17-27页 |
| ·FPGA设计流程 | 第17-20页 |
| ·TOP-DOWN设计方法 | 第20-22页 |
| ·Xilinx ISE6.1i与Modelsim XE Ⅱ 5.7c | 第22-25页 |
| ·VHDL硬件描述语言简介 | 第25-26页 |
| ·VHDL语言的三种描述方式 | 第26-27页 |
| ·主要芯片简介 | 第27-32页 |
| ·CCD RJ2461 | 第27-28页 |
| ·FPGA XC2S300E简介 | 第28-31页 |
| ·SDRAM HY57V281620HC简介 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第二章 转换器硬件设计 | 第33-45页 |
| ·硬件整体框架 | 第33-40页 |
| ·输入模块 | 第33-35页 |
| ·FPGA控制模块 | 第35-37页 |
| ·输出模块 | 第37-39页 |
| ·电源模块 | 第39页 |
| ·配置下载模块 | 第39-40页 |
| ·系统的PCB设计及一些抗干扰措施 | 第40-43页 |
| ·电源考虑 | 第41-42页 |
| ·布局、布线考虑 | 第42-43页 |
| ·跳线的设置 | 第43页 |
| ·本章小结 | 第43-45页 |
| 第三章 SDRAM控制器的逻辑设计 | 第45-70页 |
| ·SDRAM控制时序 | 第46-52页 |
| ·SDRAM初始化 | 第47-49页 |
| ·SDRAM模式配置 | 第49页 |
| ·SDRAM读写控制逻辑 | 第49-52页 |
| ·刷新逻辑和预充 | 第52页 |
| ·SDRAM控制器的设计 | 第52-66页 |
| ·总体设计框图和外部接口信号 | 第52-56页 |
| ·模块分析 | 第56-61页 |
| ·状态机代码分析 | 第61-63页 |
| ·代码分析初始化 | 第63-66页 |
| ·SDRAM控制器的实现 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第四章 非标准PAL→VGA控制器的逻辑设计 | 第70-90页 |
| ·控制模块的逻辑设计 | 第70-81页 |
| ·切换控制模块 | 第72-78页 |
| ·写入FIF01的设计 | 第78-79页 |
| ·读出FIF02的设计 | 第79-80页 |
| ·同步信号产生模块 | 第80-81页 |
| ·YUV(4：2：2)转RGB模块设计 | 第81-88页 |
| ·YUV(4：2：2)转YUV(4：4：4) | 第81-84页 |
| ·YUV转RGB | 第84-88页 |
| ·转换器的实现 | 第88-89页 |
| ·本章小结 | 第89-90页 |
| 第五章 工作总结与展望 | 第90-92页 |
| ·全文工作总结 | 第90-91页 |
| ·工作展望 | 第91-92页 |
| 参考文献 | 第92-94页 |
| 致谢 | 第94-95页 |
| 攻读硕士学位期间发表的学术论文 | 第95页 |