| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 SDH 原理 | 第11-24页 |
| ·SDH 概述 | 第11-13页 |
| ·SDH 帧的构成 | 第13-18页 |
| ·容器 Cn | 第13-14页 |
| ·虚容器 | 第14页 |
| ·支路单元 | 第14-15页 |
| ·支路单元组 | 第15-16页 |
| ·管理单元 | 第16页 |
| ·复用 | 第16-17页 |
| ·STM-1 帧结构 | 第17-18页 |
| ·段开销 | 第18-20页 |
| ·通道和段的定义 | 第18-19页 |
| ·段开销 | 第19-20页 |
| ·再生段开销 | 第19-20页 |
| ·复用段开销 | 第20页 |
| ·通道开销 | 第20-23页 |
| ·本章小节 | 第23-24页 |
| 第二章 STM16 测试结构原理 | 第24-36页 |
| ·简介 | 第24页 |
| ·功能特性 | 第24-26页 |
| ·功能描述 | 第24-26页 |
| ·接收端 | 第25-26页 |
| ·发射端 | 第26页 |
| ·硬件描述 | 第26-34页 |
| ·SERDES（串行器/解串器） | 第26-27页 |
| ·SCILIAR Asic (SCILIAR 专用集成电路) | 第27-28页 |
| ·ISPB 总线 | 第28-29页 |
| ·SPI 总线 | 第29页 |
| ·ASTERISC 专用集成电路 | 第29-30页 |
| ·SAMPO FPGA | 第30-31页 |
| ·板上电源 | 第31-32页 |
| ·接插件 | 第32-34页 |
| ·SPIDER 并行I/O 和启动次序 | 第34-35页 |
| ·附录: “STM16 Slim Port UP”启动次序 | 第35页 |
| ·补充说明 | 第35页 |
| ·本章小节 | 第35-36页 |
| 第三章 硬件测试环境及制作光开关控制板 | 第36-52页 |
| ·硬件测试环境的设计 | 第36-41页 |
| ·机架整体测试结构 | 第36-37页 |
| ·STM-16 测试系统结构 | 第37-39页 |
| ·测试仪表 | 第39-40页 |
| ·测试项目 | 第40-41页 |
| ·VERIBEST 学习与画图 | 第41-51页 |
| ·原理图的产生 | 第41-44页 |
| ·从已生成的原理图设计生成PCB 模板文件 | 第44页 |
| ·PCB 设计 | 第44-51页 |
| ·本章小节 | 第51-52页 |
| 第四章 软件编写及调试 | 第52-67页 |
| ·测试仪表的连接 | 第52-53页 |
| ·软件编写结构流程及代码 | 第53-66页 |
| ·运行软件环境及结构 | 第53-55页 |
| ·被测试板信息的确认 | 第55-56页 |
| ·仪表信息的确认 | 第56-58页 |
| ·测试仪表的初始化 | 第58-59页 |
| ·测试具体项目前仪表的设置以及数据的读取 | 第59-66页 |
| ·测试项 | 第60-62页 |
| ·光功率测试 | 第62-63页 |
| ·抖动容限的测试 | 第63-66页 |
| ·本章小节 | 第66-67页 |
| 第五章 结论 | 第67-69页 |
| ·结论 | 第67页 |
| ·以后的工作 | 第67-69页 |
| 参考文献 | 第69-70页 |
| 附录 | 第70-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士期间发表的论文 | 第77页 |