基于相控阵的多普勒测速系统的硬件实现
| 第1章 绪论 | 第1-17页 |
| ·课题背景 | 第8-15页 |
| ·题目来源 | 第8页 |
| ·多普勒计程仪综述 | 第8-9页 |
| ·相控阵多普勒计程仪与常规多普勒计程仪的比较 | 第9-12页 |
| ·数字信号处理器(DSP)概述 | 第12-14页 |
| ·国内外发展的动态 | 第14-15页 |
| ·论文的主要工作 | 第15-17页 |
| 第2章 多普勒测速系统原理 | 第17-32页 |
| ·引言 | 第17页 |
| ·相控阵多普勒测速主要技术的基本原理 | 第17-23页 |
| ·多普勒测速的基本原理 | 第17-19页 |
| ·詹纳斯(Janus)配置 | 第19-22页 |
| ·相控阵基本原理 | 第22-23页 |
| ·相控阵多普勒计程仪主要技术参数的选择 | 第23-26页 |
| ·发射信号的形式 | 第24页 |
| ·波束空间取向 | 第24-25页 |
| ·波束倾角 | 第25页 |
| ·波束宽度 | 第25页 |
| ·工作频率 | 第25-26页 |
| ·多普勒频率估计方法 | 第26-31页 |
| ·过零检测法 | 第26-28页 |
| ·复互协方差法 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 多普勒测速系统硬件设计 | 第32-49页 |
| ·引言 | 第32页 |
| ·系统整体结构设计 | 第32-33页 |
| ·数字信号处理板需要完成的任务 | 第33-34页 |
| ·数字信号处理板的硬件解决方案 | 第34-43页 |
| ·系统硬件结构 | 第34-36页 |
| ·芯片的选择和接口设计 | 第36-43页 |
| ·FPGA简介和内部结构的设计 | 第43-48页 |
| ·FPGA简介 | 第43-44页 |
| ·FPGA内部结构设计 | 第44-45页 |
| ·串口模块介绍 | 第45-46页 |
| ·仲裁模块的工作策略 | 第46-47页 |
| ·发射机的控制策略 | 第47-48页 |
| ·本章小节 | 第48-49页 |
| 第4章 系统测速方案和软件设计 | 第49-63页 |
| ·引言 | 第49页 |
| ·测速系统工作方案 | 第49-51页 |
| ·实时检波 | 第51-52页 |
| ·增益控制策略 | 第52-54页 |
| ·速度的解算 | 第54-59页 |
| ·频率计算过程 | 第54-55页 |
| ·反正切的计算 | 第55-58页 |
| ·深度计算 | 第58-59页 |
| ·发射机控制策略 | 第59-60页 |
| ·系统软件设计 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第67-68页 |
| 致谢 | 第68页 |
