| 摘要 | 第1-4页 |
| ABSTRACT | 第4-11页 |
| 第一章 绪论 | 第11-20页 |
| ·研究背景 | 第11-16页 |
| ·视频压缩技术的发展史 | 第11-13页 |
| ·H.264 编码器概述 | 第13-16页 |
| ·运动估计低功耗高性能的VLSI 设计的必要性 | 第16-18页 |
| ·运动估计设计的瓶颈——功耗、性能与面积 | 第16-17页 |
| ·当前运动估计设计的研究方向 | 第17-18页 |
| ·本文主要研究的内容及内容安排 | 第18-20页 |
| 第二章 运动估计概述 | 第20-34页 |
| ·块匹配技术概述 | 第20-23页 |
| ·运动估计及运动补偿 | 第20-21页 |
| ·块匹配运动估计的参数与指标 | 第21-23页 |
| ·经典块匹配运动估计算法介绍 | 第23-29页 |
| ·全搜索算法 | 第24-26页 |
| ·三步搜索和新三步搜索算法 | 第26-27页 |
| ·菱形搜索（DS, Diamond Search） | 第27-29页 |
| ·经典块匹配运动估计结构介绍 | 第29-33页 |
| ·1-D 脉动阵列 | 第30-31页 |
| ·2-D 脉动阵列结构 | 第31-32页 |
| ·快速搜索算法的硬件结构 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 运动估计阵列的设计与实现 | 第34-58页 |
| ·设计流程和设计方法 | 第34-35页 |
| ·运动估计阵列的VLSI 设计的相应指标 | 第35-37页 |
| ·运动估计阵列的算法选择 | 第35-36页 |
| ·运动估计阵列的结构选择 | 第36-37页 |
| ·运动估计阵列功耗分析 | 第37-44页 |
| ·PE 处理阵列的算法级低功耗设计 | 第40-41页 |
| ·PE 处理阵列的结构级优化 | 第41-42页 |
| ·运动估计精度与功耗的平衡策略 | 第42-43页 |
| ·本文研究及采用的低功耗设计策略 | 第43-44页 |
| ·总体架构设计 | 第44-49页 |
| ·VLSI 架构设计 | 第44-46页 |
| ·运动估计工作流程 | 第46-49页 |
| ·模块接口及数据处理模块 | 第49-53页 |
| ·片上存储器设计及I/O 处的总线设计 | 第49-52页 |
| ·边界处理及数据提取模块 | 第52-53页 |
| ·主要模块结构设计 | 第53-57页 |
| ·二种基本的处理单元 | 第53-55页 |
| ·比较模块 | 第55页 |
| ·主要的控制模块 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 功能验证以及性能分析 | 第58-66页 |
| ·功能验证以及性能分析 | 第58-63页 |
| ·验证环境框架及流程 | 第58-59页 |
| ·软件语言模型的搭建 | 第59-61页 |
| ·验证数据 | 第61页 |
| ·RTL 验证与软件验证 | 第61-63页 |
| ·综合与功耗分析 | 第63-65页 |
| ·综合结果 | 第63页 |
| ·与类似结构设计比较分析 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| ·总结 | 第66-67页 |
| ·本文贡献 | 第66页 |
| ·后续工作 | 第66-67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 攻读硕士学位期间已发表或录用的论文 | 第72-75页 |
| 附件 | 第75页 |