基于北斗/GPS的多功能时统终端设计
| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 1 绪论 | 第7-14页 |
| 1.1 课题研究背景和意义 | 第7-8页 |
| 1.2 相关技术现状 | 第8-12页 |
| 1.3 研究思路和研究内容 | 第12-14页 |
| 2 授时基本原理与总体方案设计 | 第14-27页 |
| 2.1 授时系统概述 | 第14-20页 |
| 2.1.1 几种授时技术的比较 | 第14页 |
| 2.1.2 GNSS授时的基本原理 | 第14-20页 |
| 2.2 IRIG-B码技术概述 | 第20-23页 |
| 2.2.1 IRIG时间码的比较 | 第20页 |
| 2.2.2 IRIG-B时间码格式及特点 | 第20-23页 |
| 2.3 系统总体方案设计 | 第23-26页 |
| 2.3.1 总体设计方案 | 第23-24页 |
| 2.3.2 系统组成 | 第24-25页 |
| 2.3.3 系统功能及技术指标 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 3 系统电路设计与实现 | 第27-48页 |
| 3.1 核心处理模块设计 | 第27-32页 |
| 3.1.1 硬件选型 | 第27-29页 |
| 3.1.2 硬件电路设计 | 第29-31页 |
| 3.1.3 微处理器的软件设计 | 第31-32页 |
| 3.2 北斗/GPS数据处理模块设计 | 第32-35页 |
| 3.2.1 北斗/GPS接收板选型 | 第32-33页 |
| 3.2.2 与微处理器通信的电路设计 | 第33-35页 |
| 3.2.3 微处理器的软件设计 | 第35页 |
| 3.3 分频处理模块设计 | 第35-38页 |
| 3.3.1 频率产生模块设计 | 第35-37页 |
| 3.3.2 秒脉冲同步模块设计 | 第37页 |
| 3.3.3 可编程逻辑器件的电路设计 | 第37-38页 |
| 3.4 BDC码产生模块设计 | 第38-40页 |
| 3.4.1 BDC码产生模块设计原理 | 第38页 |
| 3.4.2 可编程逻辑器件内部的电路设计 | 第38-39页 |
| 3.4.3 微处理器的软件设计 | 第39-40页 |
| 3.5 脉冲FS信号产生模块设计 | 第40-42页 |
| 3.5.1 脉冲FS信号产生模块设计原理 | 第40-41页 |
| 3.5.2 硬件电路设计 | 第41页 |
| 3.5.3 微处理器的软件设计 | 第41-42页 |
| 3.6 显示键盘模块设计 | 第42-46页 |
| 3.6.1 硬件选型 | 第42-43页 |
| 3.6.2 硬件电路设计 | 第43-44页 |
| 3.6.3 微处理器的软件设计 | 第44-46页 |
| 3.7 电源模块设计 | 第46-47页 |
| 3.8 本章小结 | 第47-48页 |
| 4 系统测试 | 第48-54页 |
| 4.1 系统功能测试 | 第48-49页 |
| 4.2 系统指标测试 | 第49-53页 |
| 4.2.1 本机输出1PPS信号测试 | 第49-51页 |
| 4.2.2 本机输出BDC码信号测试 | 第51-52页 |
| 4.2.3 本机输出FS脉冲信号脉宽测试 | 第52-53页 |
| 4.3 本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 附录 A 多功能时统终端样机实物图 | 第58-59页 |
| 致谢 | 第59-61页 |
