| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题背景及意义 | 第12-13页 |
| 1.2 相关研究 | 第13-20页 |
| 1.2.1 片上存储技术 | 第13-16页 |
| 1.2.2 Cache一致性维护相关研究 | 第16-20页 |
| 1.3 本文的工作 | 第20页 |
| 1.4 论文的组织架构 | 第20-22页 |
| 第二章 Y-DSP总体架构及其存储一致性方案 | 第22-29页 |
| 2.1 Y-DSP总体架构 | 第22-23页 |
| 2.2 Y-DSP存储层次 | 第23-24页 |
| 2.3 软件编程的存储一致性维护机制 | 第24-25页 |
| 2.4 基于目录协议维护数据的一致性方案 | 第25-28页 |
| 2.4.1 目录协议和目录结构的确定 | 第25-26页 |
| 2.4.2 Y-DSP的目录协议一致性方案 | 第26-27页 |
| 2.4.3 L1D Cache的总体设计 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 支持扩展目录协议的L1D的设计与实现 | 第29-54页 |
| 3.1 L1D Cache的设计参数 | 第29-30页 |
| 3.2 L1D Cache的存储体组织 | 第30-32页 |
| 3.2.1 Tag体与数据存储体的组织 | 第30-31页 |
| 3.2.2 Cache的状态位 | 第31-32页 |
| 3.3 L1D Cache的流水线设计 | 第32-33页 |
| 3.4 L1D Cache的一致性事务分析 | 第33-43页 |
| 3.4.1 支持Y-DSP目录协议的一致性事务类型 | 第33-36页 |
| 3.4.2 L1D操作引发一致性事务分析 | 第36-40页 |
| 3.4.3 DMA操作引发一致性事务分析 | 第40-43页 |
| 3.5 L1D Cache状态转换分析 | 第43-45页 |
| 3.6 L1D Cache访存控制器 | 第45-53页 |
| 3.6.1 访存命中处理 | 第46-47页 |
| 3.6.2 访存缺失及干净的写命中处理 | 第47-53页 |
| 3.7 本章小结 | 第53-54页 |
| 第四章 功能验证与性能分析 | 第54-75页 |
| 4.1 功能验证 | 第54-67页 |
| 4.1.1 功能点的提取 | 第54-55页 |
| 4.1.2 验证平台 | 第55-58页 |
| 4.1.3 定点激励测试 | 第58-64页 |
| 4.1.4 随机激励测试 | 第64-66页 |
| 4.1.5 覆盖率统计 | 第66-67页 |
| 4.2 性能评估 | 第67-71页 |
| 4.2.1 基于功能点的性能分析 | 第67-70页 |
| 4.2.2 软件编程维护一致性方案时间开销分析 | 第70-71页 |
| 4.3 逻辑综合 | 第71-73页 |
| 4.4 本章小结 | 第73-75页 |
| 第五章 总结与展望 | 第75-77页 |
| 5.1 论文总结 | 第75-76页 |
| 5.2 工作展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82页 |