| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 高速高精度DAC研究的国内外发展现状 | 第11-13页 |
| 1.2.1 国外研究前沿动态 | 第11-12页 |
| 1.2.2 国内研究前沿动态 | 第12-13页 |
| 1.3 本文的主要工作和论文架构 | 第13-14页 |
| 第二章 DAC的基本原理 | 第14-24页 |
| 2.1 DAC基础 | 第14-19页 |
| 2.1.1 DAC传输函数 | 第14页 |
| 2.1.2 DAC的性能参数 | 第14-19页 |
| 2.2 DAC类型 | 第19-23页 |
| 2.2.1 电压型DAC | 第19-20页 |
| 2.2.2 电容型DAC | 第20-21页 |
| 2.2.3 电流舵DAC | 第21-23页 |
| 2.2.4 不同类型DAC的比较 | 第23页 |
| 2.3 本章小结 | 第23-24页 |
| 第三章 电流舵DAC误差源建模分析以及校正算法设计 | 第24-48页 |
| 3.1 电流舵DAC误差源分析 | 第24-33页 |
| 3.1.1 静态误差 | 第24-27页 |
| 3.1.2 动态误差 | 第27-33页 |
| 3.2 16bit电流舵DAC误差源行为级建模 | 第33-39页 |
| 3.2.1 16bit电流舵DAC电流源失配建模分析 | 第33-36页 |
| 3.2.2 16bitDAC时序误差建模分析 | 第36-38页 |
| 3.2.3 16bitDAC有限输出阻抗建模分析 | 第38-39页 |
| 3.3 16bit电流舵DAC结构设计 | 第39-40页 |
| 3.4 加冗余的改进型DMM校正算法建模设计 | 第40-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第四章 数字电路的实现以及DAC版图设计及验证 | 第48-64页 |
| 4.1 基于后端流程的版图设计 | 第48-55页 |
| 4.1.1 逻辑综合 | 第50-51页 |
| 4.1.2 布图规划和布局 | 第51-53页 |
| 4.1.3 时钟树综合(CTS) | 第53-55页 |
| 4.1.4 布线以及可制造性设计 | 第55页 |
| 4.2 静态时序分析(StaticTimingAnalysis,STA) | 第55-57页 |
| 4.3 电压降分析及物理验证 | 第57-58页 |
| 4.4 DAC整体版图实现及后仿结果 | 第58-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第五章 结论 | 第64-65页 |
| 5.1 本文的主要工作及贡献 | 第64页 |
| 5.2 后续工作和展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间取得的成果 | 第69页 |
