| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第12-13页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 研究背景与意义 | 第13-14页 |
| 1.1.1 研究背景 | 第13页 |
| 1.1.2 研究意义 | 第13-14页 |
| 1.2 SC-FDE系统的研究进展 | 第14-17页 |
| 1.2.1 SC-FDE技术的发展 | 第14-15页 |
| 1.2.2 SC-FDE同步算法研究现状 | 第15-17页 |
| 1.3 论文的研究内容和结构安排 | 第17-19页 |
| 1.3.1 研究内容 | 第17页 |
| 1.3.2 结构安排 | 第17-19页 |
| 第二章 SC-FDE系统的基本原理和同步技术 | 第19-42页 |
| 2.1 SC-FDE系统的基本原理 | 第19-21页 |
| 2.1.1 结构模型 | 第19-20页 |
| 2.1.2 数学描述 | 第20-21页 |
| 2.2 SC-FDE系统同步误差分析 | 第21-29页 |
| 2.2.1 载波同步误差 | 第21-25页 |
| 2.2.2 符号定时同步误差 | 第25-27页 |
| 2.2.3 采样时钟同步误差 | 第27-29页 |
| 2.3 常见SC-FDE系统的同步算法 | 第29-41页 |
| 2.3.1 基于自相关运算的同步算法 | 第30-36页 |
| 2.3.1.1 S&C同步算法 | 第30-32页 |
| 2.3.1.2 Minn同步算法 | 第32-33页 |
| 2.3.1.3 Park同步算法 | 第33-34页 |
| 2.3.1.4 文献[32]的同步算法 | 第34-36页 |
| 2.3.2 基于互相关运算的同步算法 | 第36-37页 |
| 2.3.3 AWGN信道仿真分析 | 第37-41页 |
| 2.4 本章小结 | 第41-42页 |
| 第三章 低信噪比SC-FDE系统同步算法设计 | 第42-58页 |
| 3.1 帧结构 | 第42-44页 |
| 3.2 低信噪比SC-FDE系统同步算法 | 第44-53页 |
| 3.2.1 帧检测和粗频偏估计 | 第45-47页 |
| 3.2.2 细频偏估计和符号定时估计 | 第47-53页 |
| 3.2.2.1 结构 1 | 第47-50页 |
| 3.2.2.2 结构 2 | 第50-53页 |
| 3.3 AWGN信道和多径信道仿真分析 | 第53-57页 |
| 3.4 本章小结 | 第57-58页 |
| 第四章 低信噪比SC-FDE系统同步算法的FPGA实现 | 第58-73页 |
| 4.1 SC-FDE系统收发链路设计 | 第58-60页 |
| 4.1.1 SC-FDE系统发射机链路 | 第58-59页 |
| 4.1.2 SC-FDE系统接收机链路 | 第59-60页 |
| 4.2 同步模块的FPGA实现与仿真 | 第60-65页 |
| 4.2.1 FPGA实现方案 | 第60-62页 |
| 4.2.2 ModelSim仿真验证 | 第62-65页 |
| 4.3 硬件测试 | 第65-72页 |
| 4.3.1 功能验证 | 第65-70页 |
| 4.3.1.1 Xilinx FPGA KC705级联ADC&DAC板卡 | 第65-67页 |
| 4.3.1.2 测试结果 | 第67-70页 |
| 4.3.2 性能测试 | 第70-72页 |
| 4.4 本章小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 工作总结 | 第73-74页 |
| 5.2 工作展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间的科研成果 | 第79-80页 |