基于CPLD的高速视频信号桥接系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究背景与意义 | 第10-12页 |
| 1.1.1 双传感器视频接口桥接 | 第10-11页 |
| 1.1.2 高速视频信号采集与桥接 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 双传感器视频接口桥接技术 | 第12-13页 |
| 1.2.2 高速视频信号桥接技术 | 第13-15页 |
| 1.3 本文主要研究内容 | 第15-16页 |
| 1.4 本文的结构安排 | 第16-17页 |
| 第2章 双传感器视频接口桥接子系统设计 | 第17-36页 |
| 2.1 子系统方案设计 | 第17-18页 |
| 2.2 MIPI CSI接口及数据输出格式简介 | 第18-21页 |
| 2.2.1 CSI-2物理层电气接口与协议简介 | 第18-21页 |
| 2.2.2 IMX214数据输出格式 | 第21页 |
| 2.3 MIPI CSI-2解串器设计 | 第21-28页 |
| 2.3.1 CSI-2数据解串化 | 第22-24页 |
| 2.3.2 降频模块 | 第24-28页 |
| 2.4 双路视频帧同步模块设计 | 第28-32页 |
| 2.4.1 首帧状态检测 | 第29-30页 |
| 2.4.2 数据缓存模块 | 第30-31页 |
| 2.4.3 输出同步逻辑设计 | 第31-32页 |
| 2.5 双路视频合并模块设计 | 第32-34页 |
| 2.6 资源使用报告 | 第34-35页 |
| 2.7 本章小结 | 第35-36页 |
| 第3章 高速视频采集与桥接子系统设计 | 第36-53页 |
| 3.1 子系统方案设计 | 第36-37页 |
| 3.2 LVDS接口及数据输出格式简介 | 第37-40页 |
| 3.2.1 LVDS接口简介 | 第37-38页 |
| 3.2.2 Python 1300数据输出格式 | 第38-40页 |
| 3.3 双通道高速串行LVDS信号解串器设计 | 第40-44页 |
| 3.3.1 系统时钟方案 | 第41页 |
| 3.3.2 LVDS单通道接收解码模块 | 第41-43页 |
| 3.3.3 对齐控制模块 | 第43-44页 |
| 3.4 并行数据格式化输出模块设计 | 第44-46页 |
| 3.4.1 帧匹配控制模块 | 第44-45页 |
| 3.4.2 数据格式化输出 | 第45-46页 |
| 3.5 图像裁剪模块设计 | 第46-50页 |
| 3.5.1 图像裁剪模块的实现 | 第46-49页 |
| 3.5.2 面积与速度互换原则 | 第49-50页 |
| 3.6 多路视频同步模块设计 | 第50-51页 |
| 3.7 资源使用报告 | 第51-52页 |
| 3.8 本章小结 | 第52-53页 |
| 第4章 系统硬件设计与实现 | 第53-73页 |
| 4.1 系统硬件总体设计方案 | 第53-55页 |
| 4.1.1 系统电路需求分析 | 第53页 |
| 4.1.2 桥接芯片选择 | 第53-54页 |
| 4.1.3 硬件总体设计方案 | 第54-55页 |
| 4.2 系统原理图设计 | 第55-66页 |
| 4.2.1 系统电源模块电路 | 第55-61页 |
| 4.2.2 启动与复位模块电路 | 第61-62页 |
| 4.2.3 图像采集模块电路 | 第62-65页 |
| 4.2.4 图像输出模块 | 第65-66页 |
| 4.3 PCB设计 | 第66-70页 |
| 4.3.1 结构相关设计 | 第66-67页 |
| 4.3.2 关键信号设计 | 第67-70页 |
| 4.4 硬件调试与可靠性分析 | 第70-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第5章 总结与展望 | 第73-75页 |
| 5.1 研究工作总结 | 第73页 |
| 5.2 展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 攻读学位期间参加的科研项目和成果 | 第79页 |
