| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 引言 | 第10页 |
| 1.2 研究背景 | 第10-11页 |
| 1.3 国内外发展现状 | 第11-12页 |
| 1.4 论文主要研究工作 | 第12页 |
| 1.5 论文组织结构 | 第12-14页 |
| 第二章 ISO/IEC18000-6C 协议分析 | 第14-24页 |
| 2.1 系统通信原理介绍 | 第14-15页 |
| 2.2 标准的 915MHz 超高频读写器的结构及工作原理 | 第15-16页 |
| 2.3 ISO/IEC18000-6 标准分类 | 第16-18页 |
| 2.4 ISO/IEC 18000-6C 的协议层分析 | 第18-22页 |
| 2.4.1 物理层 | 第18页 |
| 2.4.2 标签识别层 | 第18-19页 |
| 2.4.3 标签的状态 | 第19-20页 |
| 2.4.5 标签存储区 | 第20页 |
| 2.4.6 单个标签访问过程 | 第20-21页 |
| 2.4.7 多个标签访问过程 | 第21-22页 |
| 2.4.8 读写器命令和标签应答 | 第22页 |
| 2.5 本章小结 | 第22-24页 |
| 第三章 阅读器数字基带芯片设计分析 | 第24-52页 |
| 3.1 阅读器数字基带系统的框架结构 | 第24-25页 |
| 3.2 R=>T 阅读器数据发射链路分析 | 第25-29页 |
| 3.2.1 PIE 编码 | 第25-28页 |
| 3.2.1.1 PIE 编码协议分析 | 第25-27页 |
| 3.2.1.2 PIE 编码实现方式分析 | 第27-28页 |
| 3.2.2 CRC 电路 | 第28-29页 |
| 3.2.2.1 CRC 工作原理 | 第28-29页 |
| 3.2.2.2 CRC 电路 | 第29页 |
| 3.3 T=>R 阅读器接收链路 | 第29-39页 |
| 3.3.1 FMO 解码模块 | 第30-33页 |
| 3.3.1.1 FM0 编码协议分析 | 第30-31页 |
| 3.3.1.2 FM0 解码实现分析 | 第31-32页 |
| 3.3.1.3 FM0 前导码分析 | 第32页 |
| 3.3.1.4 FM0 整帧数据解码实现分析 | 第32-33页 |
| 3.3.2 Miller 解码模块 | 第33-39页 |
| 3.3.2.1 Miller 编码协议分析 | 第33-34页 |
| 3.3.2.2 解码实现分析 | 第34-36页 |
| 3.3.2.3 Miller 副载波前导码 | 第36-37页 |
| 3.3.2.4 Miller 整帧数据解码实现分析 | 第37-39页 |
| 3.4 主要控制模块 | 第39-49页 |
| 3.4.1 阅读器命令时序要求 | 第39-40页 |
| 3.4.2 读写器命令跳转模块 | 第40-42页 |
| 3.4.3 防碰撞分析 | 第42-46页 |
| 3.4.3.1 纯 Aloha | 第42页 |
| 3.4.3.2 时隙 Aloha（Slotted Aloha） | 第42-43页 |
| 3.4.3.3 帧时隙 Aloha（Frame Slotted Aloha） | 第43-44页 |
| 3.4.3.4 动态帧长度时隙 Aloha（DFSA） | 第44页 |
| 3.4.3.5 具体随机时隙数实现过程 | 第44-45页 |
| 3.4.3.6 Q 值的选取 | 第45-46页 |
| 3.4.4 碰撞检测分析 | 第46-49页 |
| 3.6 ISO/IEC 18000-6C 协议中阅读器与标签相关性分析 | 第49-51页 |
| 3.7 本章小结 | 第51-52页 |
| 第四章 阅读器数字基带硬件设计 | 第52-68页 |
| 4.1 PIE 编码模块 | 第52-54页 |
| 4.2 CRC5 电路和 CRC16 电路 | 第54页 |
| 4.3 FM0 译码 | 第54-56页 |
| 4.4 Miller 解码 | 第56-59页 |
| 4.5 时序控制 | 第59页 |
| 4.6 命令跳转 | 第59-61页 |
| 4.7 防碰撞电路 | 第61-62页 |
| 4.8 分频模块 | 第62-64页 |
| 4.9 电路中的简单低耗功设计 | 第64-66页 |
| 4.9.1 功耗管理 | 第65页 |
| 4.9.2 时钟频率 | 第65页 |
| 4.9.3 编码风格 | 第65-66页 |
| 4.10 本章小结 | 第66-68页 |
| 第五章 阅读器数字基带验证 | 第68-84页 |
| 5.1 功能验证 | 第68-69页 |
| 5.2 关键模块的功能仿真 | 第69-75页 |
| 5.3 关键模块的 FPGA 验证 | 第75-81页 |
| 5.4 阅读器整机通信测试验证 | 第81-83页 |
| 5.5 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 总结 | 第84-85页 |
| 6.2 展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 研究成果 | 第89-90页 |
