基于CPCI总线的通用采集信号处理板的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究的背景和意义 | 第7页 |
| ·国内外研究发展状况 | 第7-9页 |
| ·论文的内容与安排 | 第9-11页 |
| 第二章 系统的总体设计方案 | 第11-17页 |
| ·概述 | 第11页 |
| ·系统功能及技术要求 | 第11-13页 |
| ·系统设计方案及特点 | 第13-16页 |
| ·本章小结 | 第16-17页 |
| 第三章 多通道数据采集板的设计与实现 | 第17-31页 |
| ·概述 | 第17页 |
| ·数字正交检波原理 | 第17-21页 |
| ·数据采集板的硬件电路实现 | 第21-26页 |
| ·数据采集板硬件结构 | 第21-24页 |
| ·A/D 电路设计 | 第24-26页 |
| ·时钟电路设计 | 第26页 |
| ·数字正交检波的FPGA 实现 | 第26-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 通用FPGA 信号处理板的设计与实现 | 第31-45页 |
| ·概述 | 第31页 |
| ·数字脉冲压缩原理 | 第31-35页 |
| ·线性调频脉冲压缩 | 第31-34页 |
| ·非线性调频脉冲压缩 | 第34-35页 |
| ·信号处理板的硬件电路实现 | 第35-39页 |
| ·信号处理板硬件结构 | 第35-38页 |
| ·D/A 电路设计 | 第38页 |
| ·时钟电路设计 | 第38-39页 |
| ·散热性考虑 | 第39页 |
| ·数字脉冲压缩的FPGA 实现 | 第39-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 在某雷达系统中的实际应用 | 第45-49页 |
| ·概述 | 第45-46页 |
| ·数字正交检波的实测结果 | 第46-47页 |
| ·数字脉冲压缩的实测结果 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 结束语 | 第49-51页 |
| 致谢 | 第51-53页 |
| 参考文献 | 第53-55页 |
| 作者在读研期间参加的科研和发表的论文 | 第55-57页 |
| 一、参加科研情况 | 第55页 |
| 二、发表论文情况 | 第55-57页 |
| 附录 | 第57-58页 |
