相控阵雷达的数字收发单元设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究状况 | 第10-12页 |
| 1.3 主要研究内容及章节安排 | 第12-13页 |
| 2 数字收发单元的设计方案 | 第13-19页 |
| 2.1 数字T/R组件的工作原理 | 第13-14页 |
| 2.2 数字收发单元的功能与指标要求 | 第14-15页 |
| 2.3 数字收发单元的设计方案 | 第15-16页 |
| 2.4 FPGA的选型 | 第16-18页 |
| 2.5 本章小结 | 第18-19页 |
| 3 发射通道信号产生的设计 | 第19-33页 |
| 3.1 引言 | 第19页 |
| 3.2 雷达系统的信号波形需求 | 第19-20页 |
| 3.3 信号产生的设计方案 | 第20-25页 |
| 3.3.1 DDS的工作原理 | 第20-22页 |
| 3.3.2 DDS的选型与指标 | 第22-24页 |
| 3.3.3 直接数字合成的设计方案 | 第24-25页 |
| 3.4 信号产生的电路设计 | 第25-26页 |
| 3.5 DDS信号质量的优化 | 第26-28页 |
| 3.6 信号产生的FPGA程序设计 | 第28-32页 |
| 3.7 本章小结 | 第32-33页 |
| 4 接收通道中频采样的设计 | 第33-46页 |
| 4.1 引言 | 第33页 |
| 4.2 中频采样原理 | 第33-34页 |
| 4.3 中频采样的设计方案 | 第34-37页 |
| 4.3.1 数字化接收通道的方案 | 第34-35页 |
| 4.3.2 采样芯片的选型 | 第35-36页 |
| 4.3.3 与系统指标相关的计算 | 第36-37页 |
| 4.4 中频采样的电路设计 | 第37-40页 |
| 4.5 中频采样的FPGA程序设计 | 第40-45页 |
| 4.5.1 SPI接口设计 | 第40页 |
| 4.5.2 DDC设计 | 第40-45页 |
| 4.6 本章小结 | 第45-46页 |
| 5 数字收发单元的其他关键技术 | 第46-52页 |
| 5.1 引言 | 第46页 |
| 5.2 多通道同步设计 | 第46-47页 |
| 5.3 多通道幅相校准技术 | 第47-48页 |
| 5.4 电磁兼容性设计 | 第48-51页 |
| 5.5 本章小结 | 第51-52页 |
| 6 数字收发单元的系统设计与指标测试 | 第52-59页 |
| 6.1 引言 | 第52页 |
| 6.2 单元的PCB设计 | 第52-53页 |
| 6.3 中频信号产生的指标测试 | 第53-56页 |
| 6.3.1 波形产生的控制与时序测试 | 第53-55页 |
| 6.3.2 信号指标测试 | 第55-56页 |
| 6.4 中频信号采样的指标测试 | 第56-58页 |
| 6.4.1 数字下变频的波形测试 | 第56-57页 |
| 6.4.2 采样数据的指标分析 | 第57-58页 |
| 6.5 本章小结 | 第58-59页 |
| 7 总结与展望 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间发表的论文 | 第64页 |
