基于FPGA的数字存储示波器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 选题缘由和意义 | 第16-18页 |
| 1.2 国内外研究现状分析 | 第18-21页 |
| 1.3 主要工作内容 | 第21页 |
| 1.3.1 系统功能 | 第21页 |
| 1.3.2 性能指标 | 第21页 |
| 1.4 本章小结 | 第21-24页 |
| 第二章 系统关键技术 | 第24-30页 |
| 2.1 数字示波器基本原理 | 第24-25页 |
| 2.2 数字存储示波器的主要技术指标 | 第25-30页 |
| 2.2.1 最高数字化采样率f_s | 第25-26页 |
| 2.2.2 存储带宽B_w | 第26页 |
| 2.2.3 分辨率 | 第26-27页 |
| 2.2.4 信道数 | 第27页 |
| 2.2.5 存储容量 | 第27-28页 |
| 2.2.6 扫描时间因数t/div | 第28-30页 |
| 第三章 系统硬件设计 | 第30-42页 |
| 3.1 系统整体方案 | 第30-31页 |
| 3.2 调节电路 | 第31-35页 |
| 3.2.2 高阻衰减电路 | 第32-33页 |
| 3.2.3 阻抗变换 | 第33页 |
| 3.2.4 前置放大与1,2,5衰减电路 | 第33-35页 |
| 3.3 AD采样模块 | 第35-38页 |
| 3.3.1 AD9280芯片概况 | 第35-36页 |
| 3.3.2 时钟输入特性 | 第36页 |
| 3.3.3 工作特性 | 第36-37页 |
| 3.3.4 AD采样模块设计 | 第37-38页 |
| 3.4 FPGA电路 | 第38页 |
| 3.4.1 时钟电路 | 第38页 |
| 3.4.2 下载配置电路 | 第38页 |
| 3.5 液晶显示模块 | 第38-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第四章 系统软件设计 | 第42-58页 |
| 4.1 基于FPGA的电路系统设计流程 | 第42-47页 |
| 4.1.1 设计输入 | 第43页 |
| 4.1.2 设计综合 | 第43-44页 |
| 4.1.3 仿真验证 | 第44-45页 |
| 4.1.4 设计实现 | 第45-46页 |
| 4.1.5 时序分析 | 第46页 |
| 4.1.6 下载验证 | 第46-47页 |
| 4.2 系统软件总体结构 | 第47-49页 |
| 4.3 系统软件子模块 | 第49-54页 |
| 4.3.1 数据采样处理部分 | 第49-50页 |
| 4.3.2 数据显示控制部分 | 第50-53页 |
| 4.3.3 辅助功能部分 | 第53-54页 |
| 4.4 数据测量原理 | 第54-56页 |
| 4.4.1 等精度频率测量原理 | 第54-55页 |
| 4.4.2 等时效测量原理 | 第55-56页 |
| 4.5 本章小结 | 第56-58页 |
| 第五章 调试与验证 | 第58-62页 |
| 5.1 硬件调试前的准备工作 | 第58-59页 |
| 5.2 波形测试 | 第59-60页 |
| 5.3 频率与周期测试 | 第60页 |
| 5.4 电压测试 | 第60-61页 |
| 5.5 本章小结 | 第61-62页 |
| 第六章 结论和展望 | 第62-64页 |
| 6.1 研究结论 | 第62-63页 |
| 6.2 研究展望 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-68页 |
| 作者简介 | 第68-69页 |
