| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 论文选题和主要意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 主要研究内容及结构安排 | 第18-22页 |
| 第二章 FPGA内嵌软核CPU系统主要技术 | 第22-32页 |
| 2.1 FPGA及硬件描述语言 | 第22-23页 |
| 2.1.1 FPGA技术 | 第22页 |
| 2.1.2 硬件描述语言 | 第22-23页 |
| 2.2 基于Altera公司FPGA的SOPC技术 | 第23-25页 |
| 2.3 Nios Ⅱ软核常见外设类型 | 第25-28页 |
| 2.3.1 并行输入/输出(PIO)控制器 | 第25-26页 |
| 2.3.2 可编程定时器 | 第26-27页 |
| 2.3.3 System ID核 | 第27页 |
| 2.3.4 EPCS控制器 | 第27-28页 |
| 2.4 Nios Ⅱ软核应用软硬件开发环境 | 第28-29页 |
| 2.5 本章小结 | 第29-32页 |
| 第三章 某雷达天线驱动器设计方案 | 第32-42页 |
| 3.1 整体设计及连接关系 | 第32页 |
| 3.2 主要功能及技术指标需求 | 第32-33页 |
| 3.3 功能模块选型 | 第33-37页 |
| 3.4 主要控制算法 | 第37-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第四章 控制器整体硬件设计 | 第42-60页 |
| 4.1 主要外围设备接口需求 | 第42-43页 |
| 4.1.1 编码器接口 | 第42页 |
| 4.1.2 驱动器接口 | 第42页 |
| 4.1.3 上位机接口 | 第42-43页 |
| 4.1.4 离散量接口 | 第43页 |
| 4.2 硬件系统设计及功能框图 | 第43-45页 |
| 4.2.1 硬件电路设计 | 第43-44页 |
| 4.2.2 关键器件选型 | 第44-45页 |
| 4.3 Nios Ⅱ软核外设配置方案 | 第45-47页 |
| 4.4 自定义外设IP定制方法 | 第47-48页 |
| 4.5 各功能模块设计 | 第48-52页 |
| 4.5.1 Nios Ⅱ处理器功能设计 | 第48页 |
| 4.5.2 FPGA内部逻辑功能设计 | 第48-49页 |
| 4.5.3 通信接口设计 | 第49-50页 |
| 4.5.4 电源设计 | 第50-51页 |
| 4.5.5 在板存储设计 | 第51-52页 |
| 4.6 控制器接口逻辑设计 | 第52-56页 |
| 4.6.1 UART模块逻辑设计 | 第52-55页 |
| 4.6.2 PWM模块逻辑设计 | 第55-56页 |
| 4.7 控制器接口协议设计 | 第56-57页 |
| 4.7.1 命令接口 | 第56-57页 |
| 4.7.2 角码反馈接口 | 第57页 |
| 4.8 控制器PCB设计 | 第57-58页 |
| 4.9 本章小结 | 第58-60页 |
| 第五章 控制器嵌入式软件设计 | 第60-66页 |
| 5.1 嵌入式软件主要功能 | 第60-61页 |
| 5.2 Nios Ⅱ软件设计流程 | 第61-62页 |
| 5.3 功能软件模块设计 | 第62-65页 |
| 5.3.1 上电找零子程序 | 第62页 |
| 5.3.2 电机控制子程序 | 第62-63页 |
| 5.3.3 接口通信子程序 | 第63-64页 |
| 5.3.4 定时中断程序 | 第64-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 软硬件调试与测试 | 第66-80页 |
| 6.1 模块调试及方法 | 第66页 |
| 6.2 单板软硬件调试及问题解决 | 第66-68页 |
| 6.3 上位机调试软件设计 | 第68-71页 |
| 6.4 装机调试及问题分析 | 第71-73页 |
| 6.5 测试数据采集及结果分析 | 第73-77页 |
| 6.6 指标符合性对照表 | 第77页 |
| 6.7 本章小结 | 第77-80页 |
| 第七章 结束语 | 第80-82页 |
| 参考文献 | 第82-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86页 |