| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-20页 |
| 1.1 课题来源 | 第10页 |
| 1.2 信道编码技术 | 第10-12页 |
| 1.3 Turbo码的研究现状 | 第12-15页 |
| 1.4 Turbo码的特点及应用 | 第15-18页 |
| 1.4.1 Turbo码的优缺点 | 第15-16页 |
| 1.4.2 Turbo码的应用 | 第16-18页 |
| 1.5 本文主要内容 | 第18-20页 |
| 第2章 Turbo码编译码原理及方案设计 | 第20-43页 |
| 2.1 Turbo码编码 | 第20-26页 |
| 2.1.1 分量编码器 | 第22-24页 |
| 2.1.2 交织器 | 第24-25页 |
| 2.1.3 删余与复接 | 第25-26页 |
| 2.2 Turbo码译码 | 第26-39页 |
| 2.2.1 MAP算法 | 第28-34页 |
| 2.2.2 Log-MAP算法 | 第34-37页 |
| 2.2.3 MAX-Log-MAP算法 | 第37页 |
| 2.2.4 译码算法复杂度的比较 | 第37-39页 |
| 2.3 影响Turbo码性能的因素 | 第39-42页 |
| 2.4 本章小结 | 第42-43页 |
| 第3章 译码算法的改进 | 第43-53页 |
| 3.1 雅克比公式的扩展 | 第43-45页 |
| 3.2 对MAX-Log-MAP算法的改进 | 第45-52页 |
| 3.2.1 修正函数的线性拟合 | 第45-47页 |
| 3.2.2 引入比例因子 | 第47-48页 |
| 3.2.3 改进算法的复杂度分析 | 第48-49页 |
| 3.2.4 改进算法的性能分析 | 第49-52页 |
| 3.3 本章小结 | 第52-53页 |
| 第4章 Turbo码编译码器的FPGA仿真与实现 | 第53-67页 |
| 4.1 FPGA开发流程 | 第53-54页 |
| 4.2 Turbo码编码器的实现 | 第54-57页 |
| 4.2.1 串并转换的实现 | 第54-55页 |
| 4.2.2 交织器的实现 | 第55-56页 |
| 4.2.3 分量编码器RSC的FPGA实现 | 第56-57页 |
| 4.2.4 删余和复接模块 | 第57页 |
| 4.3 信道模块 | 第57-61页 |
| 4.3.1 加噪处理 | 第58-59页 |
| 4.3.2 并串处理 | 第59-61页 |
| 4.3.3 解复接模块 | 第61页 |
| 4.4 Turbo码译码器的实现 | 第61-66页 |
| 4.4.1 采用MAX-Log-MAP算法的译码器的实现 | 第62-64页 |
| 4.4.2 改进算法的FPGA实现 | 第64-65页 |
| 4.4.3 解交织、硬判决的实现 | 第65-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第5章 总结和展望 | 第67-69页 |
| 5.1 总结 | 第67-68页 |
| 5.2 展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |