基于FPGA的电磁液冷缓速器控制单元研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题背景和意义 | 第10-12页 |
| 1.1.1 课题背景 | 第10-11页 |
| 1.1.2 课题意义 | 第11页 |
| 1.1.3 课题来源 | 第11-12页 |
| 1.2 课题研究现状 | 第12-15页 |
| 1.2.1 传统电涡流缓速器及其控制单元简介 | 第12-14页 |
| 1.2.2 电涡流缓速器控制单元研究现状 | 第14-15页 |
| 1.3 课题研究主要内容 | 第15-18页 |
| 第2章 电磁液冷缓速器性能分析 | 第18-30页 |
| 2.1 转子内嵌式电磁液冷缓速器结构及工作原理 | 第18-19页 |
| 2.1.1 转子内嵌式电磁液冷缓速器结构 | 第18页 |
| 2.1.2 转子内嵌式电磁液冷缓速器工作原理 | 第18-19页 |
| 2.2 缓速器制动过程分析 | 第19-21页 |
| 2.3 缓速器制动力矩分析 | 第21-25页 |
| 2.4 缓速器性能试验分析 | 第25-29页 |
| 2.4.1 缓速器性能评价指标 | 第25-26页 |
| 2.4.2 制动性能试验数据及分析 | 第26-28页 |
| 2.4.3 制动性能试验对控制单元研究的启示 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第3章 CMAC与PID复合控制算法研究 | 第30-42页 |
| 3.1 PID控制理论 | 第30-32页 |
| 3.1.1 模拟PID控制原理 | 第30-31页 |
| 3.1.2 数字PID控制原理 | 第31-32页 |
| 3.2 CMAC网络概述 | 第32-35页 |
| 3.2.1 CMAC网络模型结构 | 第33-34页 |
| 3.2.2 CMAC网络学习算法 | 第34-35页 |
| 3.3 CMAC与PID复合控制算法原理 | 第35-36页 |
| 3.4 CMAC与PID复合控制算法仿真分析 | 第36-38页 |
| 3.5 CMAC与PID复合控制算法硬件实现 | 第38-40页 |
| 3.5.1 直接地址映射CMAC模块开发 | 第38-39页 |
| 3.5.2 CMAC与PID复合控制模块开发 | 第39-40页 |
| 3.6 本章小结 | 第40-42页 |
| 第4章 基于SAEJ1939协议的总线控制方法 | 第42-52页 |
| 4.1 SAEJ1939协议简介 | 第42-45页 |
| 4.1.1 SAEJ1939物理层简介 | 第42-43页 |
| 4.1.2 SAEJ1939数据链路层简介 | 第43-44页 |
| 4.1.3 SAEJ1939应用层简介 | 第44页 |
| 4.1.4 SAEJ1939通信方式简介 | 第44-45页 |
| 4.2 缓速器控制单元报文归纳 | 第45-49页 |
| 4.2.1 缓速器控制单元节点需接收报文 | 第45-47页 |
| 4.2.2 缓速器控制单元节点需上传报文 | 第47-49页 |
| 4.3 CAN总线通信测试 | 第49-50页 |
| 4.4 本章小结 | 第50-52页 |
| 第5章 控制单元硬件电路设计 | 第52-64页 |
| 5.1 硬件电路设计需求 | 第52-53页 |
| 5.2 核心控制模块 | 第53-57页 |
| 5.2.1 FPGA选型芯片 | 第53页 |
| 5.2.2 FPGA外围电路 | 第53-57页 |
| 5.3 输出驱动模块 | 第57-58页 |
| 5.3.1 IGBT选型模块 | 第57页 |
| 5.3.2 IGBT驱动电路 | 第57-58页 |
| 5.4 档位控制模块 | 第58-59页 |
| 5.5 数据通信模块 | 第59-60页 |
| 5.6 系统电源模块 | 第60-62页 |
| 5.7 硬件抗干扰设计 | 第62-63页 |
| 5.8 本章小结 | 第63-64页 |
| 第6章 控制单元片上可编程系统搭建 | 第64-76页 |
| 6.1 开发平台简介 | 第64-65页 |
| 6.2 开发流程说明 | 第65页 |
| 6.3 系统需求分析 | 第65-66页 |
| 6.4 档位控制模块开发 | 第66-68页 |
| 6.4.1 搭建消抖模块 | 第66-67页 |
| 6.4.2 搭建档位输入PIO模块 | 第67-68页 |
| 6.5 数据通信模块 | 第68页 |
| 6.5.1 SPI总线协议介绍 | 第68页 |
| 6.5.2 搭建SPI模块 | 第68页 |
| 6.6 基于Avalon总线的自定制模块开发 | 第68-71页 |
| 6.6.1 Avalon总线概述 | 第68-69页 |
| 6.6.2 基于Avalon总线的外设 | 第69-70页 |
| 6.6.3 自定制IP核开发 | 第70-71页 |
| 6.7 定制NIOSII软核 | 第71-72页 |
| 6.8 片上可编程系统集成设计 | 第72-74页 |
| 6.9 本章小结 | 第74-76页 |
| 第7章 控制单元软件程序开发 | 第76-82页 |
| 7.1 软件设计需求 | 第76页 |
| 7.2 软件结构方案 | 第76-77页 |
| 7.3 软件运行流程 | 第77-78页 |
| 7.4 档位控制模块 | 第78-79页 |
| 7.5 功率输出模块 | 第79页 |
| 7.6 数据通信模块 | 第79-80页 |
| 7.7 恒速巡航模块 | 第80页 |
| 7.8 运行监测模块 | 第80-81页 |
| 7.9 本章小结 | 第81-82页 |
| 结论 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 攻读硕士学位期间所发表的学术论文 | 第88-90页 |
| 致谢 | 第90页 |
