| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 研究目的及意义 | 第15页 |
| 1.3 国内外研究现状 | 第15-16页 |
| 1.4 研究内容 | 第16-18页 |
| 第二章 SoC芯片架构 | 第18-24页 |
| 2.1 SoC | 第18-19页 |
| 2.2 SoC设计关键技术 | 第19-20页 |
| 2.3 SoC芯片架构 | 第20-23页 |
| 2.3.1 PLB总线 | 第21页 |
| 2.3.2 处理器 | 第21页 |
| 2.3.3 1553B模块及接口 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 1553B总线协议概述 | 第24-36页 |
| 3.1 多路传输数据总线 | 第24-25页 |
| 3.2 消息字格式 | 第25-28页 |
| 3.2.1 指令字 | 第25-27页 |
| 3.2.2 数据字 | 第27页 |
| 3.2.3 状态字 | 第27-28页 |
| 3.3 消息传输格式 | 第28-30页 |
| 3.3.1 普通消息传输格式 | 第28-29页 |
| 3.3.2 方式命令传输格式 | 第29-30页 |
| 3.3.3 广播消息传输格式 | 第30页 |
| 3.4 总线控制器结构 | 第30-32页 |
| 3.5 远程终端结构 | 第32-34页 |
| 3.5.1 RT子地址描述块 | 第32-33页 |
| 3.5.2 方式命令描述块 | 第33-34页 |
| 3.6 本章小结 | 第34-36页 |
| 第四章 基于SoC芯片 1553B的BC/RT设计 | 第36-62页 |
| 4.1 BC/RT结构 | 第36-37页 |
| 4.2 BC/RT功能描述 | 第37页 |
| 4.3 BC/RT详细设计 | 第37-60页 |
| 4.3.1 时钟分频 | 第38页 |
| 4.3.2 编码器/解码器 | 第38-43页 |
| 4.3.3 DMA控制器 | 第43-50页 |
| 4.3.4 处理器接口 | 第50-54页 |
| 4.3.5 BC/RT协议处理器 | 第54-60页 |
| 4.4 本章小结 | 第60-62页 |
| 第五章 基于SoC验证平台BC/RT功能验证 | 第62-74页 |
| 5.1 SoC验证 | 第62-64页 |
| 5.1.1 软硬件协同验证 | 第63页 |
| 5.1.2 验证环境及相关工具 | 第63页 |
| 5.1.3 验证平台搭建 | 第63-64页 |
| 5.2 验证内容 | 第64-72页 |
| 5.2.1 功能划分 | 第64-65页 |
| 5.2.2 内部寄存器 | 第65-66页 |
| 5.2.3 BC描述块控制字的测试 | 第66-67页 |
| 5.2.4 方式命令测试 | 第67-70页 |
| 5.2.5 消息传输格式验证 | 第70-72页 |
| 5.3 性能分析 | 第72-73页 |
| 5.4 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |