一种基于FPGA的神经网络分类系统的设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8页 |
| 1.2 神经网络技术研究现状 | 第8-9页 |
| 1.3 论文的主要工作 | 第9-10页 |
| 1.4 论文的章节结构及内容安排 | 第10-12页 |
| 第二章 前馈神经网络理论基础 | 第12-26页 |
| 2.1 前馈神经网络 | 第12-17页 |
| 2.1.1 单层前馈神经网络 | 第12-14页 |
| 2.1.2 多层前馈神经网络 | 第14-15页 |
| 2.1.3 常见前馈神经网络 | 第15-16页 |
| 2.1.4 神经网络特点 | 第16-17页 |
| 2.2 浮点数 | 第17-18页 |
| 2.2.1 浮点数的格式 | 第17-18页 |
| 2.2.2 规格化浮点数 | 第18页 |
| 2.3 激励函数 | 第18-20页 |
| 2.4 BP网络的学习算法 | 第20-25页 |
| 2.4.1 标准学习算法 | 第20-22页 |
| 2.4.2 ELM算法 | 第22-25页 |
| 2.5 小结 | 第25-26页 |
| 第三章 FPGA技术及开发环境 | 第26-34页 |
| 3.1 可编程逻辑器件及FPGA技术 | 第26-29页 |
| 3.2 软件开发平台 | 第29-30页 |
| 3.3 硬件描述语言及开发平台 | 第30-32页 |
| 3.3.1 硬件描述语言 | 第30-31页 |
| 3.3.2 硬件开发平台 | 第31-32页 |
| 3.4 神经网络硬件实现的必要性 | 第32-33页 |
| 3.5 小结 | 第33-34页 |
| 第四章 基于FPGA的神经网络实现 | 第34-52页 |
| 4.1 神经网络系统整体设计 | 第34-36页 |
| 4.2 FPGA实现神经网络的两个关键问题 | 第36-39页 |
| 4.2.1 约束设计 | 第36-38页 |
| 4.2.2 下载配置设计 | 第38-39页 |
| 4.3 浮点数处理模块 | 第39-45页 |
| 4.3.1 浮点数加/减法运算设计 | 第39-42页 |
| 4.3.2 浮点数乘/除法运算设计 | 第42-45页 |
| 4.4 存储器模块 | 第45-46页 |
| 4.5 Sigmoid函数模块 | 第46-50页 |
| 4.5.1 激励函数的FPGA实现方法 | 第46-49页 |
| 4.5.2 Sigmoid函数的FPGA硬件实现 | 第49-50页 |
| 4.6 神经单元仿真 | 第50页 |
| 4.7 小结 | 第50-52页 |
| 第五章 系统综合与仿真 | 第52-55页 |
| 5.1 综合分析 | 第52-53页 |
| 5.2 仿真结果及性能分析 | 第53-54页 |
| 5.3 小结 | 第54-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 6.1 总结 | 第55-56页 |
| 6.2 后期研究计划及展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 致谢 | 第60-61页 |
| 攻读硕士学位期间取得的学术成果 | 第61-62页 |
