| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-16页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 流水线ADC的研究现状 | 第9-13页 |
| 1.3 流水线ADC的发展趋势 | 第13-14页 |
| 1.4 主要工作和论文结构安排 | 第14-16页 |
| 2 采样保持电路设计基础 | 第16-39页 |
| 2.1 采样保持电路工作原理 | 第16-18页 |
| 2.2 采样保持电路的性能指标 | 第18-20页 |
| 2.3 采样保持电路的结构 | 第20-24页 |
| 2.3.1 开环结构 | 第20-21页 |
| 2.3.2 闭环结构 | 第21页 |
| 2.3.3 常用的闭环结构 | 第21-24页 |
| 2.4 采样开关 | 第24-28页 |
| 2.4.1 单MOS管采样开关 | 第25-26页 |
| 2.4.2 CMOS采样开关 | 第26-27页 |
| 2.4.3 栅压自举开关 | 第27-28页 |
| 2.5 采样保持放大器 | 第28-32页 |
| 2.5.1 简单运放 | 第29页 |
| 2.5.2 套筒式共源共栅运放 | 第29-30页 |
| 2.5.3 折叠式共源共栅运放 | 第30-31页 |
| 2.5.4 增益提高运放 | 第31页 |
| 2.5.5 两级运放 | 第31-32页 |
| 2.6 采样保持电路的误差分析 | 第32-39页 |
| 2.6.1 开关非理想特性 | 第32-35页 |
| 2.6.2 kT/C噪声 | 第35-36页 |
| 2.6.3 时钟抖动 | 第36页 |
| 2.6.4 孔径抖动 | 第36-37页 |
| 2.6.5 运算放大器非理想特性 | 第37-39页 |
| 3 16位100MS/s流水线ADC中采样保持电路的设计 | 第39-55页 |
| 3.1 采样保持电路整体设计 | 第39-40页 |
| 3.2 采样保持电路各模块设计 | 第40-55页 |
| 3.2.1 采样电容的选取 | 第40页 |
| 3.2.2 栅压自举开关的设计 | 第40-42页 |
| 3.2.3 采样保持放大器的设计 | 第42-51页 |
| 3.2.4 动态偏置电路 | 第51-54页 |
| 3.2.5 时钟电路 | 第54-55页 |
| 4 采样保持电路及各模块的仿真 | 第55-63页 |
| 4.1 栅压自举开关的仿真 | 第55-58页 |
| 4.2 时钟电路的仿真 | 第58页 |
| 4.3 采样保持运放的仿真 | 第58-60页 |
| 4.4 采样保持电路整体仿真 | 第60-61页 |
| 4.5 16bit100MS/s流水线ADC仿真 | 第61-63页 |
| 5 采样保持电路的版图、后仿真和测试结果 | 第63-69页 |
| 5.1 采样保持电路版图设计 | 第63-66页 |
| 5.2 采样保持电路版图后仿真 | 第66页 |
| 5.3 流水线ADC测试结果 | 第66-69页 |
| 6 结论 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 攻读硕士学位期间发表学术论文情况 | 第73-74页 |
| 致谢 | 第74-76页 |