| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 课题背景及研究意义 | 第15页 |
| 1.2 相关技术研究现状 | 第15-19页 |
| 1.2.1 EHW国内外研究概况 | 第15-17页 |
| 1.2.2 EHW中FPGA重构技术分析 | 第17-18页 |
| 1.2.3 位流重定位技术研究概况 | 第18-19页 |
| 1.3 本文主要内容与结构安排 | 第19-21页 |
| 第二章 FPGA开发平台及其位流配置技术 | 第21-33页 |
| 2.1 FPGA位流配置过程 | 第21-22页 |
| 2.2 硬件实验平台 | 第22-26页 |
| 2.2.1 ML507开发板 | 第22-23页 |
| 2.2.2 Virtex-5 FPGA结构 | 第23-25页 |
| 2.2.3 位流重构辅助IP核 | 第25-26页 |
| 2.3 软件工具 | 第26-28页 |
| 2.3.1 ISE开发工具 | 第26-27页 |
| 2.3.2 嵌入式硬件平台开发工具XPS | 第27页 |
| 2.3.3 嵌入式软件开发平台SDK | 第27-28页 |
| 2.3.4 规划设计工具Plan Ahead | 第28页 |
| 2.3.5 FPGA底层编辑器FPGA Editor | 第28页 |
| 2.4 FPGA位流配置技术 | 第28-31页 |
| 2.4.1 FPGA位流文件分析 | 第28-30页 |
| 2.4.2 位流配置原理 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 基于位流重定位的soc系统设计 | 第33-52页 |
| 3.1 基于位流重定位的soc系统总体结构 | 第33-34页 |
| 3.2 位流重定位原理 | 第34-35页 |
| 3.2.1 传统DPR系统设计方法 | 第34页 |
| 3.2.2 位流重定位技术及其实现原理 | 第34-35页 |
| 3.2.3 位流重定位实现的难点 | 第35页 |
| 3.3 基于位流重定位的soc系统的设计实现 | 第35-46页 |
| 3.3.1 逻辑功能的网表文件的生成 | 第35-36页 |
| 3.3.2 soc系统的硬件平台搭建 | 第36-37页 |
| 3.3.3 二维重构区域IP核的设计 | 第37-38页 |
| 3.3.4 重构区域的统一设计 | 第38-43页 |
| 3.3.5 soc系统的软件设计 | 第43-46页 |
| 3.4 soc系统的板级验证及结果分析 | 第46-50页 |
| 3.4.1 实验结果 | 第46-49页 |
| 3.4.2 位流重定位技术对位流存储空间的影响 | 第49页 |
| 3.4.3 位流重定位的时间分析 | 第49-50页 |
| 3.5 本章小结 | 第50-52页 |
| 第四章 基于位流重定位的图像滤波器在线演化系统设计与验证 | 第52-67页 |
| 4.1 基于位流重定位的图像滤波的在线演化系统的总体结构 | 第52-53页 |
| 4.2 系统硬件设计 | 第53-55页 |
| 4.2.1 自演化IP核的设计 | 第53-54页 |
| 4.2.2 图像数据的存储 | 第54-55页 |
| 4.2.3 硬件系统的布局布线 | 第55页 |
| 4.3 系统软件设计 | 第55-60页 |
| 4.3.1 可演化核的染色体编码 | 第56-57页 |
| 4.3.2 染色体差异配置技术 | 第57-59页 |
| 4.3.3 适应度计算 | 第59页 |
| 4.3.4 遗传算子的设计 | 第59-60页 |
| 4.3.5 soc系统自演化操作过程 | 第60页 |
| 4.4 实验验证与结果分析 | 第60-66页 |
| 4.4.1 位流重定位技术对位流存储空间的影响 | 第61-62页 |
| 4.4.2 差异配置技术对演化时间的影响 | 第62-63页 |
| 4.4.3 图像滤波的效果 | 第63-66页 |
| 4.5 本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 5.1 本文主要工作 | 第67页 |
| 5.2 未来工作展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-74页 |
| 在学期间的研究成果及发表的学术论文 | 第74页 |
