| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第1章 引言 | 第9-13页 |
| 1.1 选题背景 | 第9-11页 |
| 1.2 研究目的与意义 | 第11页 |
| 1.3 研究内容及其创新点 | 第11-12页 |
| 1.4 论文章节安排 | 第12-13页 |
| 第2章 探测器与核脉冲信号 | 第13-16页 |
| 2.1 探测器工作原理 | 第13-14页 |
| 2.2 核脉冲信号 | 第14-16页 |
| 第3章 系统工作原理和主要技术指标 | 第16-22页 |
| 3.1 数字化多道脉冲幅度分析器系统工作原理 | 第16-17页 |
| 3.2 数字化多道脉冲幅度分析器的技术指标 | 第17-22页 |
| 第4章 数字化多道的整体方案设计 | 第22-27页 |
| 4.1 微处理器的选型 | 第22-23页 |
| 4.2 ADC芯片的选型 | 第23-24页 |
| 4.3 核脉冲信号处理算法 | 第24-27页 |
| 第5章 基于FPGA的DMCA的实现 | 第27-53页 |
| 5.1 硬件电路设计 | 第27-39页 |
| 5.1.1 信号调理电路 | 第27-30页 |
| 5.1.1.1 极零相消电路 | 第28页 |
| 5.1.1.2 放大电路 | 第28-29页 |
| 5.1.1.3 电压跟随电路 | 第29-30页 |
| 5.1.2 ADC模数转换电路 | 第30-34页 |
| 5.1.2.1 ADC芯片的选型 | 第30-31页 |
| 5.1.2.2 ADC电路 | 第31-34页 |
| 5.1.3 FPGA电路 | 第34-35页 |
| 5.1.3.1 FPGA的选型 | 第34页 |
| 5.1.3.2 FPGA的配置电路 | 第34-35页 |
| 5.1.4 SRAM电路 | 第35-36页 |
| 5.1.5 RS485 串口通信电路 | 第36-37页 |
| 5.1.6 电源转换电路 | 第37-39页 |
| 5.2 软件设计 | 第39-53页 |
| 5.2.1 FPGA的开发流程介绍 | 第39-41页 |
| 5.2.2 基于VHDL语言的模块化数字脉冲处理器设计 | 第41-44页 |
| 5.2.2.1 AD采样控制和数据判选模块 | 第41-42页 |
| 5.2.2.2 FIFO读写控制模块 | 第42-43页 |
| 5.2.2.3 峰值提取模块 | 第43-44页 |
| 5.2.3 NIOSII软核的软硬件开发 | 第44-50页 |
| 5.2.3.1 NIOSII软核的硬件开发 | 第44-45页 |
| 5.2.3.2 NIOS II软核的软件开发 | 第45-50页 |
| 5.2.4 梯形成形算法的Matlab仿真实现 | 第50-53页 |
| 第6章 系统测试和问题解决办法 | 第53-64页 |
| 6.1 基于FPGA的DMCA系统的测试结果 | 第53-62页 |
| 6.1.1 性能指标测试 | 第53-58页 |
| 6.1.1.1 稳定性测试 | 第53-54页 |
| 6.1.1.2 最大脉冲通过率 | 第54-56页 |
| 6.1.1.3 线性、道宽以及零点测试 | 第56-58页 |
| 6.1.2 实测能谱 | 第58-62页 |
| 6.2 调试过程中遇到的问题和解决办法 | 第62-64页 |
| 结论 | 第64-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 附录 | 第70页 |