| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 引言 | 第10-16页 |
| 1.1 纠删码的研究背景 | 第10页 |
| 1.2 前向纠错编码技术 | 第10-12页 |
| 1.3 纠删码的研究现状 | 第12-13页 |
| 1.4 码率兼容码的研究意义 | 第13-14页 |
| 1.5 突发删除错误的研究意义 | 第14-15页 |
| 1.6 论文的主要研究工作及内容安排 | 第15-16页 |
| 第2章 删除信道下的LDPC码 | 第16-34页 |
| 2.1 纠删码原理 | 第16-22页 |
| 2.1.1 二进制删除信道模型 | 第16-17页 |
| 2.1.2 纠删码基本原理 | 第17-18页 |
| 2.1.3 RS类纠删码 | 第18-20页 |
| 2.1.4 级联型低密度纠删码 | 第20-22页 |
| 2.2 LDPC概述 | 第22-26页 |
| 2.2.1 LDPC码的定义及其两种表示方法 | 第22-23页 |
| 2.2.2 非正则LDPC码 | 第23-24页 |
| 2.2.3 LDPC在AWGN信道下的译码算法描述 | 第24-26页 |
| 2.3 LDPC纠删码 | 第26-32页 |
| 2.3.1 LDPC在BEC信道下的译码算法描述 | 第26-28页 |
| 2.3.2 随机删除信道下的LDPC纠删码分析 | 第28-29页 |
| 2.3.3 突发删除信道下的LDPC纠删码分析 | 第29-30页 |
| 2.3.4 删除信道下的密度演变理论 | 第30-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第3章 基于原模图的码率兼容QC-LDPC纠删码的构造 | 第34-46页 |
| 3.1 码率兼容码 | 第34-35页 |
| 3.2 基于原模图的码率兼容纠删码的基矩阵的构造 | 第35-40页 |
| 3.2.1 原模图LDPC码 | 第35-36页 |
| 3.2.2 具有码率兼容特性的原模图基矩阵的构造 | 第36-40页 |
| 3.3 基于原模图的码率兼容QC-LDPC纠删码的构造 | 第40-43页 |
| 3.3.1 平衡不完全区组设计 | 第40-41页 |
| 3.3.2 基于BIBD的原模图QC-LDPC基矩阵扩展 | 第41-43页 |
| 3.4 仿真与性能分析 | 第43-45页 |
| 3.4.1 仿真环境介绍 | 第43页 |
| 3.4.2 性能分析 | 第43-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第4章 基于原模图的SC-QC-LDPC纠删码的构造 | 第46-58页 |
| 4.1 SC-LDPC码的构造 | 第46-50页 |
| 4.1.1 SC-LDPC码随机构造法 | 第47页 |
| 4.1.2 SC-LDPC码原模图构造法 | 第47-50页 |
| 4.2 抵抗长突发删除错误的规则SC-QC-LDPC码的构造 | 第50-54页 |
| 4.2.1 长突发删除错误 | 第50-51页 |
| 4.2.2 具有够抵抗长突发删除错误特性的耦合基矩阵的构造 | 第51-52页 |
| 4.2.3 基于BIBD位置矢量元素扩展SC-QC-LDPC码 | 第52-54页 |
| 4.3 仿真与性能分析 | 第54-57页 |
| 4.3.1 仿真环境介绍 | 第54页 |
| 4.3.2 性能分析 | 第54-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第5章 总结与展望 | 第58-60页 |
| 5.1 论文工作总结 | 第58-59页 |
| 5.2 未来工作展望 | 第59-60页 |
| 参考文献 | 第60-66页 |
| 致谢 | 第66-68页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第68页 |
