非法作业监听设备信号处理系统硬件设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-19页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 相关研究概述 | 第11-16页 |
| 1.2.1 浮标技术 | 第11-12页 |
| 1.2.2 目标识别原理 | 第12-15页 |
| 1.2.3 ZYNQ平台 | 第15-16页 |
| 1.3 课题研究内容和文章组织结构 | 第16-19页 |
| 1.3.1 课题研究内容 | 第16-17页 |
| 1.3.2 文章组织结构 | 第17-19页 |
| 2 系统硬件总体架构设计 | 第19-33页 |
| 2.1 系统需求分析 | 第20-27页 |
| 2.1.1 设备功能模块划分 | 第20-21页 |
| 2.1.2 设备结构设计 | 第21-22页 |
| 2.1.3 算法流程 | 第22-24页 |
| 2.1.4 逻辑资源评估 | 第24-27页 |
| 2.2 系统硬件整体方案设计 | 第27-32页 |
| 2.2.1 芯片选型 | 第27-29页 |
| 2.2.2 ZYNQ系列FPGA介绍 | 第29-31页 |
| 2.2.3 系统总体架构 | 第31-32页 |
| 2.3 本章小结 | 第32-33页 |
| 3 系统硬件详细设计 | 第33-65页 |
| 3.1 ZYNQ外围电路设计 | 第34-49页 |
| 3.1.1 DDR3 SDRAM接口 | 第35-38页 |
| 3.1.2 千兆以太网接口 | 第38-42页 |
| 3.1.3 SD卡接口 | 第42-44页 |
| 3.1.4 RS232接口 | 第44-45页 |
| 3.1.5 | 第45页 |
| 3.1.6 I2C接口 | 第45-47页 |
| 3.1.7 Quad-SPI Flash接口 | 第47-48页 |
| 3.1.8 JTAG调试接口 | 第48-49页 |
| 3.1.9 其它外围设备 | 第49页 |
| 3.2 模拟信号处理电路设计 | 第49-55页 |
| 3.2.1 增益控制模块 | 第49-52页 |
| 3.2.2 放大滤波模块 | 第52-55页 |
| 3.3 同步采集电路设计 | 第55-58页 |
| 3.4 供电电路设计 | 第58-64页 |
| 3.4.1 电源完整性分析 | 第58-60页 |
| 3.4.2 供电方案设计 | 第60-64页 |
| 3.5 本章小结 | 第64-65页 |
| 4 系统硬件电路实现 | 第65-78页 |
| 4.1 信号完整性分析 | 第65-66页 |
| 4.2 PCB布局 | 第66-69页 |
| 4.3 PCB布线 | 第69-75页 |
| 4.3.1 PCB布线规则 | 第69-70页 |
| 4.3.2 PCB层叠 | 第70-71页 |
| 4.3.3 DDR3 SDRAM PCB设计 | 第71-75页 |
| 4.4 系统PCB设计结果 | 第75-77页 |
| 4.5 本章小结 | 第77-78页 |
| 5 系统测试 | 第78-90页 |
| 5.1 系统硬件测试 | 第79页 |
| 5.2 电源测试 | 第79-82页 |
| 5.3 信号测试 | 第82-86页 |
| 5.3.1 模拟信号处理电路测试 | 第82-84页 |
| 5.3.2 数字信号测试 | 第84-86页 |
| 5.4 系统功能测试 | 第86-89页 |
| 5.4.1 同步采集测试 | 第87-88页 |
| 5.4.2 测向算法测试 | 第88-89页 |
| 5.4.3 功耗测试 | 第89页 |
| 5.5 本章小结 | 第89-90页 |
| 6 总结与展望 | 第90-92页 |
| 6.1 总结 | 第90-91页 |
| 6.2 展望 | 第91-92页 |
| 参考文献 | 第92-95页 |
| 作者简历 | 第95页 |
