应用于WSN射频收发芯片的低电压正交VCO和小数分频器设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景与意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 研究内容与设计指标 | 第10-13页 |
| 1.3.1 研究内容 | 第10-12页 |
| 1.3.2 设计指标 | 第12-13页 |
| 1.4 论文组织 | 第13-14页 |
| 第2章 频率综合器理论基础 | 第14-24页 |
| 2.1 频率综合器分类 | 第14页 |
| 2.2 小数PLL的结构 | 第14-19页 |
| 2.2.1 压控振荡器 | 第15-16页 |
| 2.2.2 鉴频鉴相器与电荷泵 | 第16-17页 |
| 2.2.3 环路滤波器 | 第17-18页 |
| 2.2.4 分频器与∑-△调制器 | 第18-19页 |
| 2.3 PLL线性模型 | 第19-21页 |
| 2.3.1 PLL噪声源 | 第19-20页 |
| 2.3.2 PLL频域模型 | 第20-21页 |
| 2.4 PLL性能指标 | 第21-23页 |
| 2.4.1 频率范围与分辨率 | 第21-22页 |
| 2.4.2 相位噪声与杂散 | 第22-23页 |
| 2.4.3 锁定时间和锁定频率范围 | 第23页 |
| 2.5 总结 | 第23-24页 |
| 第3章 正交VCO的设计与仿真 | 第24-52页 |
| 3.1 电感电容压控振荡器 | 第24-28页 |
| 3.1.1 相位噪声分析 | 第24-27页 |
| 3.1.2 电感电容压控振荡器原理 | 第27-28页 |
| 3.2 正交VCO电路设计 | 第28-35页 |
| 3.2.1 正交信号的产生 | 第29-30页 |
| 3.2.2 电路结构选取 | 第30-31页 |
| 3.2.3 电感电容谐振腔设计 | 第31-33页 |
| 3.2.4 负阻管设计 | 第33页 |
| 3.2.5 开关电容阵列设计 | 第33-34页 |
| 3.2.6 缓冲电路设计 | 第34-35页 |
| 3.3 QVCO电路与前仿真 | 第35-43页 |
| 3.3.1 QVCO整体电路结构 | 第35页 |
| 3.3.2 QVCO前仿真 | 第35-43页 |
| 3.4 版图设计与后仿真 | 第43-51页 |
| 3.4.1 版图设计 | 第43页 |
| 3.4.2 QVCO后仿真 | 第43-51页 |
| 3.5 小结 | 第51-52页 |
| 第4章 小数分频器的设计与仿真 | 第52-72页 |
| 4.1 小数分频器架构 | 第52-53页 |
| 4.1.1 小数分频器架构 | 第52-53页 |
| 4.1.2 分频比计算 | 第53页 |
| 4.2 高速二分频器设计 | 第53-55页 |
| 4.3 双模8/9分频器设计 | 第55-62页 |
| 4.3.1 双模分频器电路结构 | 第55-57页 |
| 4.3.2 相位切换8/9双模分频器设计 | 第57-60页 |
| 4.3.3 双模分频器后仿真 | 第60-62页 |
| 4.4 脉冲与吞咽计数器设计 | 第62-65页 |
| 4.4.1 可编程计数器的结构设计 | 第62页 |
| 4.4.2 可编程计数器的实现 | 第62-65页 |
| 4.5 ∑-△调制器设计 | 第65-69页 |
| 4.5.1 ∑-△调制器的基本原理和常见结构 | 第65-68页 |
| 4.5.2 ∑-△调制器的电路实现与仿真 | 第68-69页 |
| 4.6 小数分频器的版图设计及后仿真 | 第69-71页 |
| 4.6.1 小数分频器的版图设计 | 第69-70页 |
| 4.6.2 小数分频器的后仿真 | 第70-71页 |
| 4.7 小结 | 第71-72页 |
| 第5章 总结与展望 | 第72-74页 |
| 5.1 总结 | 第72页 |
| 5.2 展望 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 攻读硕士学位期间发表的论文 | 第80页 |
