HEVC帧内预测和变换模块的VLSI设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 课题研究背景 | 第15-16页 |
| 1.2 数字视频编码标准 | 第16-17页 |
| 1.2.1 H.26X系列标准 | 第16-17页 |
| 1.2.2 MPEG系列标准 | 第17页 |
| 1.2.3 HEVC/H.265标准介绍 | 第17页 |
| 1.3 论文研究意义及内容 | 第17-19页 |
| 1.3.1 HEVC帧内预测模块研究意义与内容 | 第17-18页 |
| 1.3.2 HEVC变换模块研究意义与技术 | 第18-19页 |
| 1.4 论文结构组成 | 第19-20页 |
| 第二章 HEVC视频编解码标准 | 第20-33页 |
| 2.1 HEVC新特性 | 第20-21页 |
| 2.2 HEVC编解码过程 | 第21-22页 |
| 2.2.1 HEVC编码框架 | 第21-22页 |
| 2.2.2 HEVC解码框架 | 第22页 |
| 2.3 HEVC图像分割结构 | 第22-24页 |
| 2.3.1 编码单元 | 第23页 |
| 2.3.2 预测单元 | 第23-24页 |
| 2.3.3 变换单元 | 第24页 |
| 2.4 HEVC帧内预测模块 | 第24-29页 |
| 2.4.1 相邻参考像素获取 | 第25-26页 |
| 2.4.2 参考像素值滤波 | 第26-28页 |
| 2.4.3 帧内预测模式介绍 | 第28-29页 |
| 2.5 HEVC变换模块 | 第29-32页 |
| 2.5.1 HEVC整数DCT变换 | 第30-31页 |
| 2.5.2 HEVC整数DST变换 | 第31-32页 |
| 2.6 本章小节 | 第32-33页 |
| 第三章 HEVC帧内预测模块硬件设计 | 第33-62页 |
| 3.1 帧内预测硬件设计综述 | 第33-34页 |
| 3.2 DC预测模式硬件设计 | 第34-41页 |
| 3.2.1 DC预测模式算法分析 | 第34-37页 |
| 3.2.2 DC预测模式硬件结构 | 第37-40页 |
| 3.2.3 DC模块性能分析 | 第40-41页 |
| 3.3 Planar预测模式硬件设计 | 第41-47页 |
| 3.3.1 Planar预测模式算法分析 | 第41-42页 |
| 3.3.2 Planar预测模式硬件结构 | 第42-46页 |
| 3.3.3 Planar模块性能分析 | 第46-47页 |
| 3.4 角度预测模式硬件设计 | 第47-60页 |
| 3.4.1 角度预测模式算法分析 | 第47-50页 |
| 3.4.2 HEVC角度预测模式硬件结构 | 第50-57页 |
| 3.4.3 角度预测性能分析 | 第57-60页 |
| 3.5 本章小节 | 第60-62页 |
| 第四章 HEVC变换模块硬件设计 | 第62-75页 |
| 4.1 DST算法介绍 | 第62-64页 |
| 4.2 DST硬件电路设计思想 | 第64-65页 |
| 4.3 面向HEVC的2D-DST电路架构 | 第65-66页 |
| 4.4 DST运算模块硬件结构设计 | 第66-68页 |
| 4.5 DST转置缓存器设计 | 第68-70页 |
| 4.6 实验结果仿真 | 第70-71页 |
| 4.7 实验结果分析 | 第71-73页 |
| 4.7.1 1D-DST性能分析 | 第71-72页 |
| 4.7.2 2D-DST性能分析 | 第72-73页 |
| 4.8 本章小节 | 第73-75页 |
| 第五章 总结与展望 | 第75-77页 |
| 5.1 总结 | 第75-76页 |
| 5.2 展望 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第80页 |
