基于FPGA的IRIG-B码解码器的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-17页 |
| ·课题研究背景及意义 | 第9页 |
| ·授时技术的发展及现状 | 第9-12页 |
| ·IRIG-B时间码简介 | 第12-16页 |
| ·IRIG-B时间码的格式 | 第12-15页 |
| ·IRIG-B码的接口与特点 | 第15-16页 |
| ·本课题的主要研究内容 | 第16-17页 |
| 2 IRIG-B码解码技术现状以及方案设计 | 第17-27页 |
| ·IRIG-B码解码方法的现状 | 第17-18页 |
| ·IRIG-B码解调原理 | 第18-24页 |
| ·IRIG-B(DC)码解调原理 | 第18-19页 |
| ·IRIG-B(AC)码数字解调原理 | 第19-24页 |
| ·解码器的系统结构 | 第24-25页 |
| ·解码器的主要功能及技术指标 | 第25页 |
| ·本章小结 | 第25-27页 |
| 3 IRIG-B码解码器的硬件设计 | 第27-38页 |
| ·解码器的硬件电路设计 | 第27-28页 |
| ·滤波器的设计 | 第28-30页 |
| ·信号调理以及模数转换电路的设计 | 第30-32页 |
| ·信号调理电路的设计 | 第30-31页 |
| ·模数转换电路的设计 | 第31-32页 |
| ·FPGA的选型及相关电路设计 | 第32-34页 |
| ·FPGA的选型 | 第32-33页 |
| ·配置芯片的电路设计 | 第33-34页 |
| ·解码器通信设计 | 第34页 |
| ·直流B码接口电路 | 第34-35页 |
| ·电源模块设计 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 4 程序设计与试验结果 | 第38-66页 |
| ·IRIG-B(DC)码解码程序 | 第38-43页 |
| ·码元赋值模块 | 第39-40页 |
| ·帧头的提取 | 第40-42页 |
| ·时间信息提取模块 | 第42-43页 |
| ·IRIG-B(AC)码数字解码 | 第43-51页 |
| ·数字信号的采集 | 第43-44页 |
| ·数字乘法器的调用与参数设置 | 第44-46页 |
| ·数字滤波器的调用与参数设置 | 第46-50页 |
| ·交流码脉宽判断模块 | 第50-51页 |
| ·IRIG-B(AC)码直接解调 | 第51-55页 |
| ·秒脉冲延时授时设计 | 第55-57页 |
| ·LabVIEW上位机软件的设计 | 第57-60页 |
| ·试验结果 | 第60-65页 |
| ·本章小结 | 第65-66页 |
| 5 总结与展望 | 第66-68页 |
| ·总结 | 第66页 |
| ·展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 读硕士学位期间发表的论文及所取得的研究成果 | 第72-74页 |
| 致谢 | 第74-75页 |
