成像声呐高速数字接收单元的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·论文的背景和意义 | 第10页 |
| ·成像声呐技术的发展 | 第10-13页 |
| ·成像声呐的系统组成 | 第13页 |
| ·论文的主要研究内容 | 第13-15页 |
| 第2章 成像声呐数字接收单元硬件设计 | 第15-29页 |
| ·概述 | 第15-16页 |
| ·硬件设计环境 | 第15页 |
| ·数字接收单元的结构组成 | 第15-16页 |
| ·FPGA控制电路 | 第16-21页 |
| ·FPGA的特点 | 第16页 |
| ·FPGA芯片的选取 | 第16-17页 |
| ·FPGA电路的设计 | 第17-21页 |
| ·A/D采集电路 | 第21-23页 |
| ·A/D芯片的选取 | 第21-22页 |
| ·A/D采集电路的设计 | 第22-23页 |
| ·FIFO数据缓存电路 | 第23-25页 |
| ·FIFO芯片的选取 | 第23-24页 |
| ·FIFO缓存电路的设计 | 第24-25页 |
| ·CF卡存储电路 | 第25-27页 |
| ·CF卡简介 | 第25页 |
| ·CF卡的电气特性 | 第25-26页 |
| ·CF卡的电路连接 | 第26-27页 |
| ·电源电路 | 第27-28页 |
| ·电源芯片的选取 | 第27-28页 |
| ·电源电路的设计 | 第28页 |
| ·电源层与地层的分割 | 第28页 |
| ·本章小结 | 第28-29页 |
| 第3章 成像声呐数字接收单元软件开发 | 第29-50页 |
| ·概述 | 第29-30页 |
| ·FPGA开发环境 | 第29页 |
| ·接收系统软件工作流程 | 第29-30页 |
| ·A/D控制单元的设计 | 第30-34页 |
| ·带通采样原理 | 第30-31页 |
| ·A/D芯片的工作原理 | 第31-32页 |
| ·A/D控制单元的实现 | 第32-34页 |
| ·CF卡控制单元的设计 | 第34-39页 |
| ·CF卡的软件交互 | 第34-35页 |
| ·CF卡控制单元的实现 | 第35-39页 |
| ·数据传输单元的设计 | 第39-40页 |
| ·NIosⅡ处理器的设计 | 第40-45页 |
| ·NIOSⅡ处理器介绍 | 第40-41页 |
| ·NIOSⅡ软核系统的组成 | 第41-42页 |
| ·NIOSⅡ处理器C语言程序的设计 | 第42-44页 |
| ·LOGICLOCK设计方法的实现 | 第44-45页 |
| ·扇形变换的简化算法 | 第45-49页 |
| ·扇形变换的原理 | 第45-46页 |
| ·扇形变换公式的推导 | 第46-47页 |
| ·坐标变换的FPGA实现 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第4章 数字接收系统的调试与结果分析 | 第50-60页 |
| ·SIGNALTAPⅡ调试环境简介 | 第50页 |
| ·A/D采集单元的调试 | 第50-52页 |
| ·低频信号采样 | 第50-51页 |
| ·带通采样 | 第51-52页 |
| ·CF卡存储单元的调试 | 第52-54页 |
| ·测试数据的写操作调试 | 第52-53页 |
| ·CF卡控制信号的调试 | 第53-54页 |
| ·数据传输单元的调试 | 第54-55页 |
| ·扇形变换算法的调试 | 第55-58页 |
| ·扇形变换算法的MATLAB仿真 | 第55-56页 |
| ·坐标变换程序的调试 | 第56-58页 |
| ·成像声呐系统联调 | 第58-59页 |
| ·数据上传的调试 | 第58-59页 |
| ·实时成像的调试 | 第59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附录 | 第66页 |
