高速经编机控制器研发和设计
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-14页 |
| ·论文研究背景 | 第9页 |
| ·经编机简介 | 第9-10页 |
| ·技术现状与发展趋势 | 第10-12页 |
| ·国外技术现状 | 第10-11页 |
| ·国内技术现状 | 第11页 |
| ·高速经编机发展趋势 | 第11-12页 |
| ·论文研究内容和组织结构 | 第12-14页 |
| ·论文研究内容 | 第12-13页 |
| ·论文组织结构 | 第13-14页 |
| 第二章 系统总体设计方案 | 第14-19页 |
| ·系统框架 | 第14-16页 |
| ·多处理器、混合总线架构 | 第14-15页 |
| ·系统方案论证 | 第15-16页 |
| ·各模块简介 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 高速贾卡控制器设计及硬件实现 | 第19-35页 |
| ·高速贾卡控制器架构 | 第19-20页 |
| ·贾卡控制卡的硬件结构 | 第20-21页 |
| ·贾卡驱动卡的硬件设计 | 第21-31页 |
| ·电源模块设计 | 第22-24页 |
| ·花型数据交互模块设计 | 第24-28页 |
| ·主轴信号检测模块设计 | 第28-31页 |
| ·存储扩展 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 高速控制器软件设计 | 第35-50页 |
| ·可靠通信协议制定 | 第35-42页 |
| ·CAN 通信协议订制 | 第35-39页 |
| ·RS-485 通信协议定制 | 第39-42页 |
| ·数据压缩算法 | 第42-46页 |
| ·开发语言及工具 | 第46-47页 |
| ·控制器程序设计 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 控制器可靠性设计 | 第50-53页 |
| ·断电保护设计 | 第50页 |
| ·掉电数据保存设计 | 第50-51页 |
| ·抗干扰设计 | 第51-52页 |
| ·控制器干扰源分析 | 第51-52页 |
| ·控制器抗干扰措施 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第六章 总结与展望 | 第53-55页 |
| ·总结 | 第53-54页 |
| ·展望 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 攻读学位期间的研究成果 | 第58-59页 |
| 致谢 | 第59页 |
