低延时寄存器定制设计与实现
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| ·课题研究背景 | 第11-12页 |
| ·国内外相关研究 | 第12-13页 |
| ·本文主要工作 | 第13页 |
| ·论文的组织结构 | 第13-14页 |
| 第二章 基本的寄存器 | 第14-27页 |
| ·基本概念 | 第14-16页 |
| ·基本的锁存器 | 第16-19页 |
| ·RS 锁存器 | 第16-17页 |
| ·D 锁存器 | 第17-19页 |
| ·基本的触发器 | 第19-23页 |
| ·主从 D 触发器 | 第19-20页 |
| ·主从 JK 触发器 | 第20-21页 |
| ·维持阻塞边沿触发器 | 第21-23页 |
| ·基于 CMOS 的锁存器和边沿触发器 | 第23-26页 |
| ·传输门与三态门 | 第23-24页 |
| ·CMOS 锁存器 | 第24-25页 |
| ·CMOS 边沿触发器 | 第25-26页 |
| ·小结 | 第26-27页 |
| 第三章 低延时寄存器设计 | 第27-49页 |
| ·处理器性能指标与优化 | 第27-28页 |
| ·寄存器在流水线技术中的应用 | 第28-29页 |
| ·低延时寄存器设计 | 第29-35页 |
| ·重要的寄存器时序参数 | 第29-30页 |
| ·寄存器传播延时优化 | 第30-31页 |
| ·脉冲式锁存器 | 第31-32页 |
| ·带扫描功能的主从边沿触发器 | 第32-33页 |
| ·低延时脉冲寄存器设计 | 第33-35页 |
| ·低延时脉冲寄存器时序分析 | 第35-39页 |
| ·低延时脉冲寄存器的传播延时 | 第35-36页 |
| ·控制寄存器的时钟 | 第36-37页 |
| ·低延时脉冲寄存器的时间借用 | 第37-39页 |
| ·寄存器成组实现 | 第39-40页 |
| ·SPICE 模拟结果对比 | 第40-44页 |
| ·多驱动能力低延时寄存器实现 | 第44-46页 |
| ·多种功能嵌入实现 | 第46-48页 |
| ·带扫描异步清零功能 | 第46-47页 |
| ·带有使能控制功能 | 第47页 |
| ·带扫描同步清零功能 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 全定制与半定制衔接 | 第49-60页 |
| ·全定制与半定制设计 | 第49-51页 |
| ·全定制设计芯片结构 | 第49-50页 |
| ·基于标准单元库的物理设计 | 第50-51页 |
| ·布局规划 | 第51-52页 |
| ·半定制工具识别 | 第52-53页 |
| ·定制寄存器在物理设计中的使用 | 第53-59页 |
| ·时钟偏差 | 第54-56页 |
| ·全局时钟 | 第56-57页 |
| ·物理设计环境下低延时脉冲寄存器的使用 | 第57-58页 |
| ·定制寄存器实用性测验 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 结束语 | 第60-62页 |
| ·工作总结 | 第60页 |
| ·未来工作展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
