| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-15页 |
| 第一章 引言 | 第15-22页 |
| ·研究背景及意义 | 第15-16页 |
| ·国内外研究现状 | 第16-21页 |
| ·ADC 的发展趋势 | 第16-18页 |
| ·ADC 的主流结构 | 第18-19页 |
| ·SAR ADC 的数字校准技术概述 | 第19-21页 |
| ·论文内容与组织安排 | 第21-22页 |
| 第二章 逐次逼近型模数转换器概述 | 第22-32页 |
| ·SAR ADC 的工作原理 | 第22-23页 |
| ·SAR ADC 的分类 | 第23-25页 |
| ·按结构分类 | 第23-24页 |
| ·按原始码进制分类 | 第24-25页 |
| ·按桥接电容分类 | 第25页 |
| ·ADC 的性能指标 | 第25-27页 |
| ·动态性能 | 第25-26页 |
| ·静态性能 | 第26页 |
| ·品质因数 | 第26-27页 |
| ·SAR ADC 误差分析 | 第27-31页 |
| ·采样时钟抖动 | 第27页 |
| ·电容失配 | 第27-29页 |
| ·比较器失调 | 第29-30页 |
| ·对地耦合电容 | 第30页 |
| ·电路不完全建立 | 第30-31页 |
| ·器件热噪声 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第三章 改进的 SAR ADC 自校准算法研究 | 第32-49页 |
| ·SAR ADC 自校准算法及结构 | 第32-38页 |
| ·桥接的电荷重分配电容阵列建模 | 第32-34页 |
| ·SAR ADC 自校准技术 | 第34-37页 |
| ·仿真结果分析 | 第37-38页 |
| ·自校准算法及其局限性 | 第38-40页 |
| ·改进的自校准算法 SAR ADC 结构建模 | 第40-42页 |
| ·电容失配误差校准 | 第42-44页 |
| ·桥接电容校准 | 第44-46页 |
| ·比较器失调消除 | 第46页 |
| ·算法性能仿真验证及综合性能对比分析 | 第46-48页 |
| ·仿真环境设定 | 第46-47页 |
| ·校准算法验证 | 第47-48页 |
| ·算法综合对比 | 第48页 |
| ·本章小结 | 第48-49页 |
| 第四章 基于扰动的 SAR ADC 数字校准算法研究 | 第49-65页 |
| ·高速 SAR ADC 设计的问题 | 第49-51页 |
| ·传统电荷重分配型 SAR ADC 模型 | 第51-52页 |
| ·Sub-Radix-2 SAR ADC 结构 | 第52-53页 |
| ·电容误差与 Radix 估计 | 第53-57页 |
| ·电容的选取 | 第54-55页 |
| ·转换次数确定 | 第55-57页 |
| ·电容失配去除 | 第57-59页 |
| ·算法性能仿真验证 | 第59-63页 |
| ·仿真环境设定 | 第59-60页 |
| ·权重收敛 | 第60页 |
| ·性能仿真结果 | 第60-62页 |
| ·不同误差下的仿真分析 | 第62-63页 |
| ·校准算法综合对比分析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 基于扰动的校准算法 ASIC 实现 | 第65-84页 |
| ·算法 RTL 设计实现 | 第65-68页 |
| ·设计指标要求 | 第65页 |
| ·功能模块划分 | 第65-66页 |
| ·FPGA 仿真结果分析 | 第66-68页 |
| ·标准数字单元库 ASIC 设计实现 | 第68-77页 |
| ·基于标准逻辑库的 ASIC 设计流程 | 第68-70页 |
| ·逻辑综合 | 第70-72页 |
| ·形式验证 | 第72-73页 |
| ·静态时序分析 | 第73-74页 |
| ·版图布局布线 | 第74-75页 |
| ·参数提取及布局布线后仿真分析 | 第75-77页 |
| ·基于标准库的低压低功耗数字库重定制设计及功耗优化 | 第77-83页 |
| ·低压数字库设计流程 | 第77-78页 |
| ·基于 SMIC 0.13μm CMOS 工艺标准数字库的低压数字库设计 | 第78-82页 |
| ·低压库与标准库单元综合功耗对比 | 第82-83页 |
| ·本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| ·总结 | 第84-85页 |
| ·展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 个人简历 | 第91-92页 |
| 攻读硕士学位期间的研究成果 | 第92-93页 |
